SystemVerilog
关注
分享
扫一扫
文章平均质量分 86
SystemVerilog语法学习。
子墨祭
读万卷书，行万里路。
展开
-
【SystemVerilog】结构体真是太好用了~
结构体是可以通过模块接口进行传递。原创 2024-03-15 22:01:30 · 3447 阅读 · 0 评论 -
【SystemVerilog】SV对Verilog的语法改进
【纯干货】SystemVerilog对Verilog的语法改进原创 2022-01-11 07:54:20 · 2456 阅读 · 1 评论 -
【SystemVerilog】SV对设计意图的细化always和unique/priority
【SV】always_comb 、 always_ff 、 always_latch和unique/priority原创 2022-01-09 14:00:12 · 2023 阅读 · 0 评论 -
【SystemVerilog】数据类型（4）队列、枚举
SV数据类型：队列、枚举、字符串原创 2022-01-08 21:40:53 · 2894 阅读 · 1 评论 -
【SystemVerilog】数据类型（3）数组的方法
SV数组的方法：缩减、定位、排序原创 2022-01-04 23:40:52 · 6117 阅读 · 1 评论 -
【SystemVerilog】数据类型（2）定宽数组和动态数组
SV数据类型之定宽数组与动态数组。原创 2021-12-26 22:25:11 · 7121 阅读 · 1 评论 -
【SystemVerilog】数据类型（1）logic
SystemVerilog中logic类型的引入，替代其他类型。原创 2021-12-25 23:28:12 · 10145 阅读 · 3 评论