记verilog实现counter的两种if-else表达方式

最新推荐文章于 2025-10-23 11:52:11 发布

原创

最新推荐文章于 2025-10-23 11:52:11 发布 · 2.3k 阅读

4 ·

CC 4.0 BY-SA版权

文章标签：

#verilog #counter

第一种：

    always @(posedge clk or negedge rst_n) begin
        if(!rst_n)
            counter_ndl <= 16'd0;
        else 
            if(cs==WR_SEQ)
                if(fifo_pop_req)
                    counter_ndl <= counter_ndl - 16'd1;
                else
                    counter_ndl <= counter_ndl;
            else if(cs==BC_CIRC && counter_ndl==16'd0 && ch_circ==1'b1)
                    counter_ndl <= ch_ndl;
    end

第二种：

    always @(posedge clk or negedge rst_n) begin
        if(!rst_n)
            counter_ndl <= 16'd0;
        else if(cs==WR_SEQ && fifo_pop_req)
            counter_ndl <= counter_ndl - 16'd1;
        else if(cs==BC_CIRC && counter_ndl==16'd0 && ch_circ==1'b1)
            counter_ndl <= ch_ndl;                  //load count value
    end

显然第二种更好。

第一种格式类似于人思维的直接表达，没经过加工和整理