多芯片设计 Designing For Multiple Die

Why a system-level approach is essential, and why it's so challenging

作者：Ann Mutschler

Ann Mutschler is executive editor at Semiconductor Engineering.

---

将多个裸片或芯粒集成到一个封装中，与将它们放在同一硅片上有着很大的区别。在同一硅片上，它们使用相同的制造工艺开发。

随着设计变得更加异构heterogeneous 和分解disaggregated，需要在系统环境中对其进行建模、适当的平面规划、验证和调试，而不是将其作为独立的组件处理。通常情况下，这种设计过程首先需要建立一个始于高层次抽象的系统完整规范specification 。然后将规范specification 拆分成功能模块并分配给各个设计人员，以便他们独立的优化设计。最后，将所有子系统作为一个整体重新组合、验证和测试。

在最简单的设计中，只有很少的小芯片和相对简单的互连，设计过程类似于具有几个大块的SoC。西门子数字工业软件公司DRC应用和Calibre设计解决方案的营销总监John Ferguson说：“不同的团队需要协调形状、面积、引脚位置及其连接等问题。” 对于数字设计而言，这种方法将现有的place&routre技术进行了延伸。但每增加一个芯粒或者互连，就会变得更加复杂。

最初，系统公司推动了转向异构架构，他们希望提高特定数据类型的性能，同时尽可能地省电。现在，芯片制造商正在研究如何将这种功率和性能优化方式扩展到更多的市场，同时使这种优化过程简化并且标准化，并使其更具成本效益。

“目前正在发生根本性的变化，芯片正在解构 （disruption）”Synopsys公司的高级营销总监Shekhar Kapoor说到，“以前，人们通过把芯片迁移到下一个节点来获得性能和功能的受益。但现在，这些受益正在消失，成本却在上涨。因此必须考虑‘分解’，并从成本的角度来看待异质集成。过去，芯片在片内进行功能分块，而现在，如果你将芯片分割成多个裸片，每一个block或裸片就是一个芯粒，你可以在下一个设计中重新使用它。'Multiple die'概念包含了各个方面，而'chiplet'则侧重于它的reuse方面。”

“然而，要实现这种