- 博客(3)
- 收藏
- 关注
原创 verilog语法之数据位宽[+:][-:]
big_value[15-:8] **(注意不是big_value[15-:7])**等价于 big_value[15:8]big_value[7-:8] **(注意不是big_value[7-:7] )**等价于 big_value[7:0]big_value[8+:8] **(注意不是big_value[8+:7])**等价于 big_value[15:8]其中base_expr表示起始bit,width_expr表示位宽。等价于 big_value[7:0]
2023-11-30 12:57:57
3450
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人