- 博客(118)
- 收藏
- 关注
RSS订阅原创 【芯片时序收敛的关键技术：深入解析CRPR】
在进行STA分析时，为了模拟芯片上的变异（On-Chip Variation，OCV），工具会对启动时钟路径和数据路径设置较大的延迟因子（late derate，通常大于1），而对捕获时钟路径设置较小的延迟因子（early derate，通常小于1）。在典型的时序路径中，启动时钟路径（launch clock path）和捕获时钟路径（capture clock path）通常共享一段公共路径（common clock path），在某个点（common point）分道扬镳。
2025-12-18 09:14:09
337
原创 【芯片设计&项目管理神器之一：5W2H分析法，让复杂问题变得井井有条！】
在芯片技术日益复杂、设计周期紧张、竞争激烈的环境下，5W2H分析法为芯片设计团队提供了一种简单却极其有效的思维和工作框架。芯片设计涉及架构、前端设计、验证、后端、测试等多个团队，5W2H提供了一套标准化的沟通框架，确保各方对问题的理解一致，减少因信息不对称导致的误解和返工。同时，5W2H与芯片设计中的其他方法（如PDCA循环、敏捷开发）高度兼容，可以无缝集成到现有开发流程中，增强而非打乱现有工作模式。今天，我们要介绍一种在芯片设计管理中极为实用的方法论——5W2H分析法，它将成为您项目管理工具箱中的利器。
2025-12-16 11:25:47
352
原创 芯片可靠性守护神：动态电压应力测试（DVS）完全解析
在DVS测试中，工程师们采取了一种看似"矛盾"的策略：对精密娇贵的Core电路施加高达1.7倍的"严酷"电压，而对看似"皮实"的IO电路却只敢施加1.2倍的"温和"应力。通过1.4-1.7倍的电压应力，我们实际上是在可控范围内加速栅氧层的老化过程（TDDB），目的是筛选出那些存在微观缺陷的"早衰"芯片。1.6V的应力在1.0V工作的芯片上产生的电场强度，相当于将正常工作的电场放大了60%，这能有效加速电子隧穿效应，暴露出潜在的栅氧缺陷。在这个质量决定成败的时代，DVS测试正是确保芯片可靠性的关键所在。
2025-12-11 09:40:12
854
原创 【锁相环（PLL）：芯片的“心跳同步器”，从原理到全数字革命的深度拆解】
其中，计算核心的PLL采用小数分频技术，在保持1MHz频率步进的同时，实现-150dBc/Hz的带内相位噪声。简单来说，PLL就像一个智能的“频率跟踪器”，能够自动消除频率误差，锁定相位，从而生成稳定的时钟信号。在全数字PLL中，由于无需模拟偏置，它能在数周内完成定制，特别适合高性能计算、边缘AI和航空航天等场景，实现最优的PPA（性能、功耗、面积）。PLL通过巧妙的负反馈机制实现同步：开始时，如果输入和输出频率不同，系统会检测到相位差并产生误差信号，这个信号驱动压控振荡器向正确的频率方向调整。
2025-12-09 08:39:07
831
原创 【芯片设计后端中的Routing：连接数字世界的精密艺术】
简单来说，Routing是在芯片布局完成后，通过生成金属线路（wires）和通孔（vias），将同一信号相关的引脚（pins）物理连接起来的过程。详细布线是最终步骤，它在小区域（如sbox）内进行精确布线，确保每条金属线满足所有DRC规则，无短路（short）或开路（open）。在全局布线定义的通道内，轨道布线将每个网络分配到具体的布线轨道上。如上图所示，Routing通常分步进行：先通过全局布线（Global Routing）规划大致路径，再通过详细布线（Detail Routing）实现精确连接。
2025-12-04 09:14:43
851
原创 【芯片验证VIP：加速复杂芯片设计收敛的利器】
据统计，现代芯片设计项目需要耗费60%-80%的资源用于验证，验证效率直接影响芯片的上市时间和成本。值得一提的是，VIP的设计强调uvm_driver和uvm_monitor都独立完成整个协议处理过程，这种设计理念确保了VIP的可靠性和可重用性。这种方法的优势在于，当协议更换或验证环境从模块级升级到系统级时，只需更新接口映射关系，抽象测试场景无需修改，大大提升了验证效率。便携式测试和刺激标准（PSS）作为验证方法学的重要革新，正与验证IP（VIP）深度融合，为芯片验证带来革命性的效率提升。
2025-12-02 09:45:14
498
原创 【从纳米工艺到低功耗设计：Leakage Power深度解码】
Leakage power指电路在静态（无跳变）时产生的功耗，与动态功耗的本质区别在于其与频率无关，却与温度成指数关系。当芯片温度升高时，leakage会急剧增加（例如90°C升至100°C时可能增长十倍），形成“温度升高→leakage暴增→温度进一步升高”的正反馈循环，最终导致芯片烧毁。随着工艺节点进入纳米级，leakage power在芯片总功耗中的占比可能高达30%-50%，甚至引发热失控风险。40nm工艺中，二输入与非门在A1=A2=1时泄漏最小，与传统结论相反，需结合具体工艺库分析。
2025-11-27 10:21:37
899
原创 【芯片可靠性试金石：HTOL测试如何保障汽车电子十年生命期？】
核心区别：Burn-in（老化筛选）的目的是“筛选”出早期失效的“坏”产品，是一种剔除缺陷的“筛选”手段；而HTOL的目的是“预估”良好产品的长期失效率，是一种评估寿命的“验证”手段。在芯片技术快速迭代的今天，HTOL测试不仅是满足行业标准的必要环节，更是芯片厂商对产品质量承诺的体现。HTOL测试是芯片可靠性验证的“终极大考”，尤其是对汽车电子等高可靠性要求的应用领域至关重要。HTOL则是从留下的队员中随机挑选几人，在高原缺氧环境下进行超级强化训练，评估他们的极限耐力，预测整个队伍多年后的表现。
2025-11-25 09:09:12
580
原创 【芯片设计中的Transition概念全解析：从基础到实战修复】
从Input Transition的精确建模，到Clock Transition的合理预估，再到Max Transition的严格约束，每一步都直接影响时序收敛和芯片可靠性。在静态时序分析（STA）中，transition time也称为slew rate（压摆率），其值越小表示信号边沿越陡峭，切换速度越快。标准单元库的延迟查表（NLDM）基于特定transition范围。时钟约束：设置set_clock_tree_options -max_fanout 30，控制时钟网络transition。
2025-11-20 08:44:59
896
原创 【芯片验证利器SVA：用断言构筑数字电路的质量防线】
从简单的立即断言开始，逐步学习并发断言和复杂序列描述，最终将SVA融入日常工作中，必将显著提升个人和团队的验证效能。与传统的Verilog检查方法相比，SVA具有显著优势：简洁的语法适合描述协议时序，丰富的内嵌函数方便直接调用，断言覆盖率可量化评估验证完整性。没有形式化的属性描述，形式验证就无从谈起。但需要注意的是，立即断言容易受到“delta-time”故障的影响，可能报告时间步长中间的临时值，导致错误的失败报告。并发断言是SVA的精髓所在，它们相对于明确的时钟边沿进行评估，能够描述跨越时间的行为。
2025-11-18 08:46:37
787
原创 【芯片质量的“守门人”：深入解析ORT测试为何重要及如何实施】
一颗芯片的制造涉及全球上百家供应商，从硅晶圆、光刻胶到封装材料，任何环节的微小波动都可能影响最终产品的可靠性。ORT通过对最终成品的持续测试，间接监控整个“材料-制造-封装”链路的稳定性，成为识别跨环节潜在问题的有效手段。正如行业专家所言：“国产芯片的突破，从来不是某一个技术节点的胜利，而是设计、制造、测试、供应链全链路的协同成功。在芯片行业，我们常常听到关于先进制程、算力突破的激动人心的消息，但有一项工作却鲜少被提及，却是确保每一颗芯片长期稳定运行的关键——ORT（持续可靠性测试）。
2025-11-13 09:38:47
967
原创 时钟树综合（CTS）：芯片设计的“心跳”引擎——从原理到实战全解析
时钟树综合（Clock Tree Synthesis, CTS）是数字集成电路物理设计中的关键环节，指通过插入缓冲器（Buffer）或反相器（Inverter）构建时钟信号传输网络的过程。其核心目标是确保时钟信号从源端（如PLL或时钟端口）同步到达所有时序单元（寄存器、锁存器等），消除因物理路径差异导致的时序偏差。时钟树综合（Clock Tree Synthesis, CTS）作为后端物理设计的核心环节，负责构建高效的时钟网络，确保信号同步传输，直接决定芯片的性能、功耗和可靠性。
2025-11-11 14:09:37
814
原创 【芯片设计中的时序约束：Multicycle Path与False Path深度解析】
忽略关键路径：如果错误地将真实路径设置为false path，工具不会检查其时序，可能导致芯片失效。例如，若hold使用默认值，检查点会前移，导致hold时间不足，引发亚稳态。工具不报告：一旦路径被设置为false path或multicycle，时序分析工具会跳过检查，错误只能在后期验证中暴露。２．Asynchronous False Path：跨异步时钟域的路径，如CDC（时钟域交叉）路径，应使用同步器处理。避免虚假违规：对于异步路径，由于时钟域不同，时序分析无意义，设置false path防止误报。
2025-11-06 09:23:25
875
原创 【芯片测试的革命：Tessent SSN如何颠覆传统扫描测试】
对于面临测试挑战的大规模芯片设计团队来说，SSN提供了真正意义上的"无折衷"解决方案——既降低了实现难度，又优化了测试成本。传统扫描测试方法主要基于引脚多路复用（Pin-MUX）的层次化流程，其工作方式大致如下：先对各个核心进行包装（Wrapping），通过包装链实现核心级扫描测试，最后通过重定向将测试向量适配到芯片顶层。特别是在多核心并行测试时，不同核心的扫描链长度和模式数量不匹配会导致"木桶效应"——测试时间由最长的核心决定，造成带宽浪费。这种设计使得测试配置与测试执行完全分离，大大提高了灵活性。
2025-11-04 09:41:52
963
原创 【芯片验证中的“行军地图”：验证计划为何是成功的关键？】
芯片验证是一项复杂而艰巨的任务，而验证计划就像一张精细的行军地图，指引团队在正确的方向上前进。千万不要怕麻烦，好的验证计划是成功的一半，它能帮助团队在芯片设计的复杂 terrain 中不迷失方向，最终抵达成功的彼岸。并在验证收尾时帮助查缺补漏。从技术角度看，验证计划需要涵盖验证功能点、验证层次、测试用例、验证方法和覆盖率要求。覆盖率是衡量验证进度的关键指标，是基于覆盖率驱动的验证技术的核心。如上图所示，验证计划撰写的流程是一个周而复始、循环进行的过程，需要不断与各方人员沟通确认，并根据合理建议进行完善。
2025-10-30 09:36:11
309
原创 【芯片设计的“地基”：Floorplan如何决定芯片的成败？】
在芯片设计的浩瀚宇宙中，如果说前端设计是勾勒出芯片功能的“灵魂”，那么后端设计便是赋予芯片物理生命的“躯体”。而在这后端设计的起点，有一个环节堪称芯片的“地基”——它就是Floorplan（布局规划）。从流程上看，数字后端设计包括Floorplan、Place、CTS、Route等步骤，而Floorplan是这一切的基础。“一个优秀的Floorplan是芯片成功的基石。时钟树综合（CTS）依赖Floorplan提供的布局基础——若宏单元摆放不当，时钟 skew（偏移）可能无法满足要求，导致时序违规。
2025-10-28 09:15:27
928
原创 芯片验证基石UVM：高效验证的方法论与挑战
据统计，验证工作占整个芯片开发周期的60%-70%。对于有志于进入芯片验证领域的工程师来说，掌握UVM不仅是获取高薪职位的敲门砖，更是成长为优秀验证专家的必经之路。尽管UVM存在一定的学习门槛和资源消耗，但其带来的标准化、可重用性和验证效率提升使其成为现代芯片验证不可或缺的工具。类似现实中的工厂，UVM Factory允许通过字符串创建类的实例，并支持重载功能，极大提高了平台的灵活性和可配置性。对于包含数十个外设模块的复杂SoC芯片，UVM的层次化结构能够有效管理验证复杂度，支持数千个测试用例的回归测试。
2025-10-25 09:41:43
629
原创 【芯片项目管理难题频出？用对SMART原则事半功倍！】
一个芯片项目往往需要数百万甚至上千万美元的投入，从架构设计到流片成功需要12-36个月时间，涉及架构、设计、验证、物理实现、测试、软件等多个环节。掌握SMART原则，不仅能让芯片项目管理更加高效，也能提升团队成员的责任感和成就感——因为我们知道目标是什么，如何衡量进展，并且相信目标是可以实现的。SMART原则提供了科学的目标设定框架，帮助芯片项目团队明确方向、量化指标、合理规划、对齐战略、按时交付。每个阶段（架构、设计、验证、物理实现、流片、测试）都需要明确的时间节点，以便跟踪进度和管理风险。
2025-10-23 08:30:17
867
原创 【芯片设计的“天价账单”：揭秘一颗芯片背后的成本构成】
一款28nm逻辑芯片的研发投入约为1-2亿元人民币，14nm芯片约2-3亿元，而5nm芯片的研发成本更是高达5亿美元以上，如果算上人工成本，总投入可能超过17亿美元。芯片成本构成复杂，既有一次性投入的NRE成本，也有与产量直接相关的重复性成本。从宏观上看，芯片成本主要包括两大部分：非重复性工程费用（NRE）和重复性费用（也称为持续性成本）。NRE是指芯片从设计到量产前所有环节产生的一次性投入成本，与芯片产量无关。今天，我们就来揭开芯片成本的神秘面纱，探究芯片设计中的成本组成部分及其大致占比。
2025-10-21 09:48:06
1769
原创 【芯片验证日志的艺术：如何让打印信息成为Debug的利器？】
仿真日志和波形文件是调试过程中最主要的信息来源，而其中仿真日志往往是我们打开的第一扇窗。通过合理规划日志策略、充分利用UVM提供的报告机制、实施多文件输出方案，我们可以让打印信息真正成为调试的利器。记住：好的日志规划是成功调试的一半，它能让你的调试工作事半功倍，从而节省宝贵的时间投入到更多有挑战性的工作中去。Monitor：捕获transaction后打印摘要(UVM_MEDIUM)，信号采样值(UVM_FULL)但在UVM验证方法学中，我们更推荐使用其提供的报告机制，因为它提供了更强大的控制能力。
2025-10-16 13:38:16
553
原创 【芯片量产中的CP与CPK：过程能力指数的深度解析】
CP（Process Capability Index）是过程精密度指数，用于衡量过程的固有波动状态，即技术水平。需要注意的是，CPK只是过程能力的量化表征，真正的质量改进还需要深入理解过程本质，从人、机、料、法、环、测多个维度进行系统优化。某车床加工轴的规格为50±0.01mm，测得平均值μ=49.995，σ=0.0025，求CPK值。CP反映的是过程的潜在能力，即在理想状态（中心无偏移）下过程的最佳表现。CPK反映的是过程的实际能力，即考虑中心偏移后的真实表现。
2025-10-14 10:35:38
1756
原创 【芯片设计中的Outstanding能力：让数据飞起来的艺术】
在AXI总线中，它指的是主设备(Master)能够在从设备(Slave)未返回响应的情况下，连续发送多个请求的能力。如果从设备的Outstanding能力为1，那么主设备必须等待第一个请求的响应返回后，才能发送下一个请求。过小的Outstanding会导致性能不佳，过大的Outstanding则会增加硬件开销和系统复杂度，甚至可能导致总线拥塞。但当从设备的Outstanding能力为N(N>1)时，主设备可以连续发出N个请求，而无需等待响应。只有当从设备返回了m个响应后，主设备才能继续发送m个新的请求。
2025-10-11 08:33:09
1064
原创 【芯片制造的秘密武器：8D报告解决重大质量问题的全过程解析】
它包含8个步骤（或8个"纪律"），旨在组建团队、定义问题、分析根本原因、制定并实施纠正措施，并最终预防问题再次发生。在芯片行业这个精密而复杂的领域，8D报告更是确保产品质量、提升客户信任度的不可或缺的工具。临时措施（ICA）是"止血"的，目的是保护客户，比如隔离库存、100%筛选、增加检验频次等。永久措施（PCA）是"治病"的，目的是消除根本原因，比如修改设计、更改工艺参数、更新模具、培训员工等。不要停留在表面，必须问5个为什么（5Why），直到找到Process（过程）或System（系统）的失效点。
2025-10-09 09:53:13
1819
原创 【芯片设计中的隐形助手：Latch的设计与应用探秘】
但当数据在Latch关闭后到达时，只要在Latch保持透明的窗口内（例如10ns-15ns期间），Latch仍然能够正确捕获数据。Lockup Latch提供了更优雅的解决方案：在数据路径上插入一个Latch，利用其半周期透明特性，将数据有效延迟半个周期，从而解决保持时间违例问题。只有在理解其工作原理的基础上，才能扬长避短，充分发挥Latch在芯片设计中的独特价值。在异步电路中，Latch的电平敏感特性可以直接用于"事件触发存储"，如异步FIFO中的数据暂存，配合握手信号实现跨时钟域传输。
2025-09-29 11:22:49
1005
原创 【芯片设计中的HVTLVTSVT cell：性能与功耗的平衡艺术】
而不同阈值电压（Vt）的标准单元（HVT、SVT、LVT等）选择，正是实现这一平衡的关键技术手段。多Vt细胞的选择与应用是芯片低功耗设计中的艺术，需要在性能、功耗、面积和可靠性之间找到最佳平衡点。最重要的是记住：没有最好的Vt选择策略，只有最适合具体应用场景的策略。在实际项目中，需要根据芯片的具体应用、性能要求和功耗目标，制定最合适的多Vt实施方案。随着工艺进步，现在先进工艺（如5nm）已提供多达7-8种Vt选项，从HVT到ELVT，形成完整的Vt选择谱系。但同时也会增加设计复杂度和验证难度。
2025-09-27 09:25:05
929
原创 【芯片世界中的双面英雄：MCU与SoC究竟有何不同？】
在日常科技生活中，我们可能很少直接接触芯片，但它们无处不在——从家里的智能空调、智能手机，到路上的智能汽车，背后都离不开两种关键芯片：MCU和SoC。MCU一般运行裸机程序或轻量级实时操作系统(RTOS)，启动时间仅需几十毫秒，功耗极低（微瓦级别），非常适合需要快速响应和实时控制的场景。SoC通常运行完整的操作系统（如Linux、Android），需要几秒到几十秒的启动时间，功耗较高（瓦级别），但处理能力极其强大。MCU和SoC代表了两种不同的技术哲学：MCU追求专精和效率，SoC追求通用和性能。
2025-09-25 08:45:28
1093
原创 【DMA：芯片数据搬运的“隐形高速路”】
DMA是芯片性能的“隐形支柱”，其设计水平直接决定系统实时性与能效上限。“如同雇佣专属物流团队，CPU只需下达指令，数据传输全权交由DMA控制器处理。三中断分级：通道中断（intr_ch）+ 公共错误中断（intr_cmnreg）DMA传输级 → 块传输级 → DMA事务级 → AMBA传输级。效果：传输效率提升3-5倍，CPU利用率降低60%（实测数据）智能路由：DMA自动识别数据归属核（CPU/GPU/NPU）DMA是解放CPU算力，解锁硬件性能的关键设计。优先级仲裁：四级可调优先级（最高级抢占总线）
2025-09-23 11:13:48
868
原创 【芯片测试三重门：CPFTSLT如何筑起质量防线】
在芯片从设计到量产的征程中，测试是确保产品可靠性的最后堡垒。CP、FT、SLT作为三大核心测试环节，各自承担独特使命。作用：在封装前对晶圆裸片（Die）进行电性筛查，检测Fab厂工艺缺陷（如漏电流、阈值电压漂移）。测试不是成本中心，而是风险控制器。作用：验证封装后芯片的功能与性能，拦截封装损伤（如引线断裂、虚焊）。１. CP测试（晶圆测试）—— 制造工艺的“显微镜”。３. SLT测试（系统级测试）—— 真实场景的“试炼场”。2. FT测试（成品测试）—— 出厂前的“终极考官”。
2025-09-18 10:25:10
555
原创 【芯片设计的隐形挑战：OCV现象及其技术演进】
PBA（Path-Based Analysis）模式：一个Cell的delay，不同path，分别按照input transition的真实值计算查表（耗时增加但悲观度↓）GBA（Graph-Based Analysis）模式： 一个Cell的delay，取多个输入的input transition的最差值去查表（深度最小+距离最大）从90nm时代的统一降额，到7nm时代的统计建模，OCV技术的演进体现了芯片设计对抗物理极限的智慧。OCV指同一芯片内部因制造工艺、电压、温度（PVT）波动导致的性能差异。
2025-09-16 08:58:46
902
原创 【芯片设计中的QoS：从理论到实践的端到端资源调度艺术】
在复杂SoC（如手机芯片、自动驾驶处理器）中，CPU、GPU、视频编解码器、DMA控制器等数十个主设备（Initiator）会同时争夺有限的共享资源（如DDR内存带宽、片上总线）。示例：手机拍摄4K视频时，MIPI传感器（实时型）必须在行同步间隔内将数据写入内存，而GPU（饥饿型）渲染可暂缓，CPU（延迟敏感型）需随时响应用户操作。如同早高峰的十字路口，救护车（高优先级）可能被私家车（低优先级）堵死，而QoS就是设计精妙的“信号灯+应急车道”系统。层级1：设备类型优先级（CPU > MIPI > GPU）
2025-09-12 13:44:29
694
原创 【芯片验证的四重防线：UTBTITST方法论解析】
UT（单元测试）、BT（模块测试）、IT（集成测试）、ST（系统测试）如同四道精密筛网，层层过滤潜在缺陷。３. IT（Integration Test）集成测试：子系统协同验证。核心作用：验证最小功能单元（如一个加法器、状态机）的内部逻辑正确性。４. ST（System Test）系统测试：场景化终极验证。１. UT（Unit Test）单元测试：功能原子化验证。２. BT（Block Test）模块测试：功能组合验证。核心作用：验证多个单元组成的复合模块（如DMA控制器）
2025-09-10 16:34:28
566
原创 【芯片的心跳控制器：深度解析Timer的四大核心使命】
从基础计时到电机控制，从系统守护到能源管理，Timer IP以不足0.1mm²的硅片面积（以22nm工艺计），支撑起芯片世界的时空秩序。在RISC-V等开源架构推动下，国产Timer正突破高精度死区控制、纳秒级捕获等关键技术，成为智能硬件创新的隐形基石。在嵌入式系统与芯片设计中，Timer（定时器）如同芯片的"心跳控制器"，通过精准的时序管理赋予硬件智能化能力。中断触发：当计数值达到预设阈值（如RISC-V的REG_VALUE），触发中断通知CPU执行任务。价值点：工业控制设备防死锁、医疗设备容错设计。
2025-09-04 10:26:49
305
原创 【芯片良率：半导体制造的生死线，如何避免陷阱并提升竞争力？】
成本杠杆效应：若晶圆成本固定，良率从80%提升至90%，合格芯片数量增加12.5%，单颗芯片成本骤降。例如：客户需80万颗芯片，A厂良率50%需1600片晶圆，B厂良率80%仅需1000片，成本差距高达37.5%！大芯片（如GPU）良率天然低于小芯片（如MCU），台积电3nm芯片良率超80%的秘诀即在于此。行业启示：良率不仅是制造指标，更是企业战略的缩影——它衡量着对技术的敬畏、对细节的执着，以及对成本的极致掌控。２. 动态采样测试：对晶圆边缘高缺陷区100%测试，中心区抽测，节省30%测试成本。
2025-09-02 09:41:45
1526
原创 【芯片低功耗设计中的UPF：从理论到实践详解】
供电网络（Supply Network）：包括电源线（Supply Net）、电源端口（Supply Port）及电源开关（Power Switch）。关键标准演进：UPF 1.0（2007）→ IEEE 1801（UPF 2.0，2009）→ 持续更新，成为行业通用格式。3．支持复杂架构：如多电压域（MV）、动态电压频率调节（DVFS）、电源门控（Power Gating）。-location：self（域内插入）、parent（父域插入）、automatic（工具优化）。
2025-08-27 11:46:16
1255
原创 【芯片后端设计的灵魂：Placement的作用与重要性】
Placement是数字后端设计流程中紧随Floorplan（平面规划）后的关键步骤，主要负责将设计中的所有标准单元（Standard Cells）、宏模块（Macros）和其他功能单元（如Scan Cells、Spare Cells、Decap Cells等）精确摆放到芯片核心区域（Core Area）的指定位置。它不是简单的“摆放”，而是一个高度优化的过程，旨在平衡多个设计目标：性能（Performance）、功耗（Power）和面积（Area），合称PPA。２. 功耗控制：合理布局可降低动态功耗。
2025-08-25 13:50:42
1116
原创 【ARM vs RISC-V：芯片架构双雄争霸，谁将主宰AI时代？】
2010年，加州大学伯克利分校的实验室诞生了一个颠覆性的构想——RISC-V开源指令集。2025年7月，ARM悄悄上线riscv-basics.com质疑网站又紧急撤下的戏剧性事件，揭开了两大架构对决的冰山一角。某大厂借RISC-V打造首款5nm AIoT芯片，成本仅为ARM方案的一半。RISC-V阵营：Esperanto ET-SoC-1芯片塞入1088个定制RISC-V核，专攻稀疏矩阵计算。未来属于能同时驾驭两种架构的玩家——就像特斯拉用ARM芯片处理自动驾驶，却用RISC-V核管理电池系统。
2025-08-21 11:22:42
1503
原创 芯片设计的“时间守护者”：揭秘RTC的五大硬核实力
在智能手表自动唤醒的晨曦中，在共享单车精准计费的滴答声里，甚至在地球轨道卫星的深空日志内——实时时钟（RTC）如同芯片中的隐形心脏，默默维系着时间的绝对权威。从确保疫苗冷链监控不断档，到守护卫星轨道日志不混乱——RTC以芯片级的时间信仰，在无声中维系智能世界的秩序。精度博弈：普通晶振温漂±100ppm（月误差≈260秒），而RTC集成温度补偿晶振（TCXO）可将误差压缩至±5ppm（月误差≈1.3秒）。工业级场景中，电网调度指令的毫秒级同步、金融交易时间戳的不可篡改性，均依赖RTC的绝对时间基准。
2025-08-19 09:50:20
758
原创 【芯片设计中的Timing Signoff Corner：确保芯片稳健性的核心防线】
TT（Typical-Typical）是工艺基准点，用于早期设计优化，不用于Signoff验证——芯片必须能在SS/FF等极端角工作。电压与温度需覆盖芯片实际工作范围（如0.9V－1.1V，-40℃~125℃），其中电压影响晶体管电流，温度影响载流子迁移率与电阻。RCworst（最大RC积）：耦合电容最大 → 长路径最大延迟（setup分析）RCbest（最小RC积）：耦合电容最小 → 长路径最小延迟（hold分析）Cworst（最大电容）：电阻最小 → 短路径最大延迟（setup分析）
2025-08-16 11:30:57
820
原创 芯片验证中的覆盖率：100%真的等于无懈可击吗？
但真正的零风险验证并不存在——某犀利观点：“与其苛求200%的覆盖率，不如扎实提升RTL质量。若定义覆盖率模型时遗漏10%功能点，即使报告显示100%，实际仍有功能未验证。意义三：作为项目里程碑的出口标准（如单元验证要求行/分支/条件/状态机覆盖均达100%）。例如：验证USB控制器时，需覆盖“不同传输速率（低速/全速/高速）”和“多种数据包类型”。单元验证：要求代码覆盖率（行/分支/条件/状态机）100% + 功能覆盖率达标。意义一：客观反映测试用例对设计代码或功能的覆盖程度，暴露未验证的“盲区”。
2025-08-14 11:39:15
857
原创 【芯片流片避坑指南：MPW拼车 vs Full Mask包车，创业者与大厂的选择博弈】
本文将深度解析MPW（多项目晶圆）与Full Mask（全掩膜）的核心差异，助你做出明智决策。如同多人拼车出行，多个芯片设计项目共享同一片晶圆（Wafer）和掩膜版（Mask）。若Full Mask掩膜成本1000万美元，某设计在MPW中占晶圆5%面积，仅需分摊50万美元。在先进工艺掩膜成本飙升至亿元级的今天（3nm工艺Full Mask超3亿），MPW的试错价值愈发凸显。“用MPW流片时，要求Foundry提供切割模拟报告”，某芯片老炮分享血泪教训，“我们曾因忽视切割对齐标记设计，整批芯片无法封装。
2025-08-12 11:38:08
1107
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人