电子设计库的挑战与演进

12 探索电子设计库的挑战

12.1 简介

解释如何最好地设计库通常是一项困难的任务。我们都知道，一个库是在设计流程的特定阶段收集的设计行为模型的集合，但为了充分理解设计库的意义，我们必须探讨设计库的复杂性和挑战。这包括审视设计库的含义、了解其背景、探索设计流程，甚至可能分析图书馆的商业模式。

12.2 设计库意味着什么？

优秀的设计师必须优化约束条件，以在有限的成本函数范围内满足市场需求。例如，他们必须考虑成本、性能、功能、功耗、质量以及可靠性。这些考量对于任何设计都是普遍适用的——无论是设计汽车、手机还是烤面包机。

除了传统的设计约束外，产品生命周期的显著缩短也对设计工程师产生了影响。这种担忧通常源于消费类应用在市场中的主导地位。这一趋势的组成部分如下：

• 硬件继续被商品化。
• 不断攀升的设计成本导致设计平台的使用日益增加。
• 原始设备制造商（ODM）生产贴牌硬件（例如，沃尔玛）。
• 原始设备生产商（OEM）通过软件实现差异化并建立品牌价值（例如，戴尔）。
• 价值通过算法、系统架构和软件创造。
• 软硬件划分已成为关键决策。
• 重复使用设计平台可在多个产品周期中提供市场杠杆。

因此，在设计库时，您必须考虑两个相互矛盾的问题：上市时间和成本。产业经济（部分与小尺寸硅工艺制造的复杂性以及消费者驱动的产品寿命较短有关）几乎没有空间容纳政治或技术争论。相反，对许多系统供应商而言，可重用设计平台是解决方案。设计平台的一些主要优势如下：

• 通过分摊庞大且不断增长的设计成本并缩短上市时间，使供应商能够覆盖多个市场细分领域。
• 减少核心处理器架构的数量，同时在软件应用层面实现更多差异化。
• 随着高速和移动应用被集成到单个硅基片上系统中，混合信号设计的比例不断提高（这不一定是SoC，也可能是多芯片解决方案，甚至通过板级实现的小型封装）。
• 提供外包以及集成预验证知识产权（IP）功能模块的灵活性。
• 提升软硬件可编程性。

对系统架构师而言，权衡在于硬件还是软件。软件提供了灵活性，但会占用硅片面积，降低系统性能，并增加功耗。

12.3 我们究竟是如何走到这一步的？

电子系统设计在过去30年中已发展为一种层次化流程，通常可分为三个部分：系统设计、软硬件实现以及制造与测试。尽管每个部分都有各自的优化领域，但都必须保持最初在系统需求中规定的设意图。设计层级的每一级都必须保留前一级别的设计意图（图12.1）。

随着设计在层次结构中的推进，设计意图的细节变得越来越具体。在系统设计层级，设计意图确保系统在特定规格（如功耗和速度）下执行所需功能。在硬件实施层级，设计意图通过模块级和实例级规范得以保留。最后，在制造层级，设计意图由最低层基本单元（如晶体管和金属化）来保持。

例如，我们可以分析手机的设计。

系统供应商（例如诺基亚）通常是消费者所熟知的公司。随着电子系统复杂性的不断增加，消费者越来越依赖品牌来做出购买决策。如果所有品牌的品质都相同，市场就会变得商品化，此时唯一的决定因素就是成本。例如，能够获得溢价的品牌有索尼和苹果电脑。

为避免商品化，系统供应商必须持续提升其系统的功能和性能。他们的任务包括市场定义、产品规格、品牌形象和分销。像诺基亚这样的公司的系统设计师根据规格开展工作，并以行为方式描述设计。该行为可以用高级语言（如C语言、SystemC或C++）来表达。

在软硬件实现过程中，实现公司（例如德州仪器）将创建逻辑与物理描述。在此领域，品牌对消费者的影响较小（明显的例外是“内置英特尔”这一术语，它成功地使主板上的其他所有厂商商品化）。主要关注点是设计收敛的性能、成本和功耗。在实施阶段，必须实现设计的收敛或闭合。衡量收敛的关键测试标准是设计在物理实现中是否达到了性能规格要求。

在制造层级，制造公司（例如台积电或伟创力）提供制造集成与测试、工艺控制、供应链物流以及资本利用率。在电子设计制造中，成功的衡量标准与实施阶段不同。在实施阶段，存在一个二进制决策（即：规格是否满足？）。而在制造阶段，则是统计性的：成品是否落在定义良品的统计标准差范围内？

在日益分散的设计链中，必须采用高效且准确的方法进行垂直和水平方向的沟通，以确保设计意图的完整性。图12.2 显示了我们的手机示例中的横向和纵向解决方案可能呈现的方式。

12.3.1 什么定义了水平设计空间？

在设计流程的垂直层级中的任何给定步骤，都需要探索设计空间。每个层级的工程师都必须确保保留来自前一级别的设计意图。这需要理解设计约束、设计优化以及对当前层级实施的验证。

通常，水平方向上的进展如下：

• 测量 ：使用仪器、自动测试设备（ATE）或计算机程序（时序分析仪）来测量当前设计的属性。
• 建模 ：通过对测量结果建立行为的参数化数学模型，其准确性直接与统计控制水平相关。通常，模型准确性与复杂性之间存在权衡。开发人员往往希望构建完美模型，但这会增加计算时间，进而由于资源有限而减少可能进行的实验数量。一般来说，探索更大的设计空间更具价值。
• 分析 ：用于查看和编辑设计者在满足约束条件下进行设计优化实验结果的工具。
• 仿真 ：利用设计层次结构底层定义的模型作为引擎，探索“如果⋯⋯会怎样”的场景。这可以更广泛地揭示优化的机会。
• 验证 ：通常使用与仿真相同的引擎，但在设计中加入断言，以验证设计意图在设计优化过程中未发生改变。
• 优化 ：一种利用加权设计约束进行实验以最符合设计的过程。可根据优化的复杂性和所需实验数量，采用自动或手动方法执行优化过程。虽然发展方向是自动化，但这并不总是可行的。

横向解决方案中的库将包含模型、预验证知识产权以及一组用于验证设计的规则（测试平台、设计规则或低层模型）。测试平台实现了对设计模型施加激励的自动化方法，同时提供了将预期结果与仿真结果进行比较的手段。

从经济价值的角度来看，在电子设计自动化（EDA）的发展历史中，横向流程中位于分析之后的仿真和优化产品获得了更高的价值。尽管建模是一个非常困难但必要的步骤，却未能获得同等的价值回报。

12.3.2 什么是垂直设计方案？

在设计链的垂直轴中，关键步骤是设计在垂直设计链流程中移动时的验证。

一个很好的例子是在物理验证阶段，您需要验证集成电路设计是否符合制造商的规则。

最佳的验证执行方式是使用与半导体代工厂在制造验证时所用相同的物理验证引擎和规则。

过去，验证测试仅基于几何规则，但现在越来越多地依赖于基于模型的方法来确保可制造性。随着设计从二进制世界进入统计世界，如何确保设计意图得以保持已成为一个极其困难的问题。一些公司（例如 ARM、Virage）已建立起出色的业务，为纯晶圆代工厂（例如联华电子（UMC）、台积电）开发标准的物理单元库元件，这些元件已充分考虑了制造变异性，从而实现了从图形数据系统II（GDSII）到硅的桥梁。

在另一个示例中，在设计链的系统级，软件开发者依靠硬件行为模型来优化软件应用。在此领域，软件工程师无需了解硬件设计中的时钟概念。处理器模型只需“周期”精确，即可有效验证应用程序。多家公司（例如 Virtutech、VAST 和 Carbon）已提出了其对处理器行为建模的方法。

12.4 商业努力

这些示例表明，在横向和垂直设计链中都存在对知识产权（IP）或库的需求。这种需求早在20世纪70年代初期就已被认识到。早期的努力，例如在[1,2]中，主要集中于提供标准单元的物理设计。随后增加了新的建模形式，通常是行为级和时序[3]。集成设计与制造企业明确地构建库以促进垂直整合[4], ，而垂直集成系统则隐含地包含了库[5,6]。随着工艺变得越来越复杂，库也被用于表征故障[7], 、信号完整性[8],和良率[9]。如今，已经出现了像ARM[10]这样的公司以及 Design and ReUse[11],这样的网站，它们完全专注于知识产权和库。

经济上，那些取得成功的商业努力已经形成了一种在设计链中传递设计意图的事实标准。设计链采用这些标准作为沟通设计数据的标准协议。它们通过商业模式和技术的结合，获得了专有地位，从而能够建立更广泛的产品和服务组合。例如，新思科技（Synopsys）的DesignWare和时序库、Rambus的内存控制器、Artisan的标准单元和存储器，以及 Meta Software的SPICE模型。

有趣的是，主要知识产权公司的市值已显著增长（例如ARM、Rambus、Tessera以及拥有DesignWare的新思科技）。随着设计链的分散化，这些商业知识产权公司已能够从设计链中获取巨大价值。与传统电子设计自动化公司不同的是，一旦知识产权确立，市场上通常只能容纳一个主导供应商。随着设计链的分解，保持设计意图的需求催生了高价值的机会（即预验证知识产权、电子设计自动化工具或半导体制造）。在物理知识产权领域，使用此类知识产权可使设计人员免受制造物理特性变化的影响，从而专注于设计中的价值创造，而不必担心制造能否实现设计意图。相关细节已嵌入到物理知识产权之中。

随着设计链持续分离，以及传达设计意图的难度不断增加，知识产权的价值将继续提升。例如，制造方面的复杂性，无论是物理层面（光刻、刻蚀和化学机械抛光）还是物流层面（全球供应链），都要求各个团队能够高效且准确地进行信息的虚拟使用，而这些团队不受政治或时间边界的限制。成功者不仅将在技术上解决建模问题，还将应对这一全天候世界所带来的商业挑战。

随着当前电子设计自动化模型的不断成熟，横向领域的知识产权和库将实现增长。我们可以将其视为一种“演进”，这种演进将识别出更多参数（例如现在包含功耗的48项 BSIM4 SPICE模型）、用于应对日益增长的计算和数据量的新分析技术（软件和硬件），以及用于验证的新断言用例。

12.5 什么让努力变得更容易？

知识产权和信息库的标准化将是一个巨大的进步。标准化通常是市场扩展的工具。垂直领域之间的通用接口可实现自由无障碍的信息交换。

12.6 进步的敌人

过去的设计方案在当今的市场速度下将不再奏效。以下列出了过去曾引发问题的事项，尤其是在知识产权和库方面。应尽可能避免这些问题：

• 忽视消费者需求“大局”的对立派系（UNIX 与 DEC/VMS；超高速集成电路硬件描述语言 与 Verilog；SystemVerilog 与 SystemC 等）。
• 利益不明确，例如供应商控制议程。
• 公司固守专有格式，直到对其增长造成损害。一些有远见的供应商已看到未来趋势，并开放其标准。
• 限制竞争的政治动机（DivX 和 IBM微通道）。
• 缺乏足够供应商输入的客户指令（例如，OLA，另一种逻辑格式[ALF], VHDL，沃尔玛，以及射频识别[RFID]）。
• 难以采用，且无现有基础设施的映射。没有人有时间或资金去做相比现有解决方案在成本/效益上不明确且低效的事情。
• 已安装基础不兼容，采用成本过高。
• 超前于时代的标准，以及为问题寻找解决方案的现象。
• 完美可能是优秀解决方案的敌人。足够好就能胜出。不要因追求完美而推迟。
• 缺乏有效自动化的抽象。这通常是领域之间未互连所导致的鸿沟。结果，该标准变得无用。

12.7 推动进步的环境

在某些情况下，知识产权的限制性因素减弱，而其促进作用增强。为了提高系统复杂性并持续推进能够实现知识产权不同版本的制造，您需要考虑以下属性：

• 与原始性能相比，设计越来越多地由成本、效率和功能驱动。世界还需要更多的 MIPS吗？
• 在设计链的各个层级之间有效传达设计意图，并利用模型进行沟通。
• 成本压力将导致行业围绕新的市场聚合层（IP和库公司已经并将继续捕获价值）进行整合。其他公司如eSilicon和OpenASIC正在成功利用设计与物流信息开发新的商业模式。
• 依赖标准将使标准合规组成员分摊成本。
• 开放IP标准正在推动新需求路线图的形成，并促进商业产品（如PCI‐X、DDR1/2）的发展。系统公司将专注于应用层面的创新，而非协议本身。
• 标准（产品、架构、接口和抽象）能够实现规模经济，并在多个产品周期中实现平台重用。

12.8 库及其内容

以下列表是垂直设计层次中各个层级（从低到高）的库示例以及通信方法：

12.8.1 低层物理IP

• 这些包括标准单元、存储器、模拟/混合信号IP以及接口IP，例如I/O单元和PHY器件。（PHY是通用术语，指提供对数字互连电缆物理访问的特殊电子电路或电路功能模块。）
• 示例：ARM控股、Virage、内部设计团队等。
• 典型的库通过配置或单元变体实现，以优化面积、速度功耗及提高良率。
• 向设计层次中的更高层级输出：单元布局（通常为GDS‐II）、布线模型（通常为LEF）、功能模型（通常为Verilog）、时序模型（通常为.lib）、电路模型（通常为SPICE）以及良率模型（通常为PDF解决方案格式）。
• 来自设计层次中较低层级（制造）的输入：几何规则、晶体管器件模型以及良率权衡规则。

12.8.2 高层级物理IP（核心）

• 示例：ARM、MIPS 和 OAK。
• 典型库可提供上市时间优势，并具备功能和性能保证，但不提供宽高比控制或功能灵活性。
• 输出至设计层次中的更高层级：单元布局、布线模型（抽象）、功能模型、时序模型和良率模型。
• 来自设计层次中的较低层级的输入：工艺模型、低层级IP模型和系统规格。

12.8.3 高层次软核知识产权

• 示例：串行总线控制器、处理器核心。
• 优点：灵活的宽高比，可用于多种工艺。
• 缺点：可能难以向物理实施者传达设计意图，复杂的软核知识产权可能因制造过程中引入的复杂性而减弱。由于在设计阶段尚不清楚具体实施细节，因此很难提供性能保证。
• 来自设计层次中更高层级的输入：性能和功能的模块级规格。
• 输出至设计层次中的较低层级：逻辑网表、性能参数和布局信息。

12.8.4 系统设计/实现

• 来自设计层次中更高层级的输入：高级C代码和系统规格。
• 来自设计层次中较低层级的输入：用于功能、时序、功耗和面积的低级模型。
• 输出至设计层次中较低层级：模块级规格以及针对性能和成本的整体系统规格。

12.8.5 系统架构

• 系统规格：市场驱动型规格启动设计流程。
• 输出至设计层级中的较低层级：系统功能代码将系统功能及系统性能要求传递至系统设计阶段。

12.9 更新：光刻极限、新型晶体管及其对库的影响

在特征尺寸小于40纳米的技术节点，单元库设计需要制造工艺工程师与设计工程师之间进行更加紧密的协作。这是因为使用193纳米光源的浸没式扫描仪在分辨率方面的光刻技术进步已趋于平缓。这给库设计者带来了新的约束，特别是在单元库元件的物理实现和布局方面。

此外，FinFET等新型晶体管结构将对单元库架构、电路设计和建模产生重大影响。

12.9.1 193纳米浸没式光刻

光学系统的最小特征尺寸与光的波长成正比，与光学系统的数值孔径（NA）成反比。光源已达到193纳米（深紫外准分子激光器）的极限。193纳米光源首次在65纳米节点得到广泛应用。下一代更短波长光源的发展重点集中在波长为13.5纳米的极紫外光（EUV）。目前，极紫外光刻（EUV）仍处于研发阶段，面临诸多技术挑战，尚未实现大规模部署。

由于波长被限制在193纳米，通过使用水代替空气作为介质，提高了数值孔径。在当今的浸没式光刻系统中，利用水的折射率可将数值孔径从0.93提升至1.35。浸没式光刻技术首次应用于45纳米工艺，并将作为主力系统持续用于至少14纳米节点。

12.9.2 设计流程协同优化

随着波长和数值孔径（NA）均已达到稳定，另一个有助于提高较小特征尺寸分辨率的变量是控制需要打印的图形复杂性。具有弯曲和拐角且彼此靠近的复杂图形难以分辨，并会形成不可预测的干涉图样。在更先进的技术中，标准单元设计者必须应对邻近效应。这包括将一个单元放置在具有代表性的相邻单元周围，并提取由于这些相邻单元引起的参数变化。

这些变化随后会被纳入单元的电学表征中。此外，还需结合片上变异（OCV）因素，考虑整个芯片范围内更大尺度的变异性设计余量。

光学系统最容易分辨的图形是在固定间距上的一系列直线。由于晶体管变异是一个关键问题，制造商从32/28纳米节点开始对栅极级布局施加限制，这些限制实际上使得栅极层成为一系列直线图形。这一限制迫使单元库设计者开发替代单元架构和物理实现方法。

在先进工艺节点中，光刻技术在工艺变异性及设计规则限制方面的局限性，正推动库设计者与工艺开发领域之间开展更为紧密的协作。这种协作不仅需要更加密切，而且必须在新节点设计的早期阶段就开始，以便在开发周期初期就对制造工艺与其对设计影响之间的权衡进行合理化分析。从行业角度来看，这促使制造商（包括“纯代工”模式的晶圆厂）纷纷投资建立库设计团队，同时加强与客户库团队以及第三方库实体的合作关系。

12.9.3 超越分辨率极限

即使是直线图形，在与20纳米节点相关的特征尺寸下也会遇到分辨率问题。在缺乏如极紫外光刻（EUV）等更短波长的光刻技术的情况下，双重光刻或多重重光刻技术是目前唯一可用的解决方案。对一系列直线图形进行双重光刻的一个简单示意图是创建两个低分辨率掩模，每个掩模上分别包含交替的线条。这将光刻挑战从分辨率转移到对准准确性，因为第二次曝光的线条图形必须与第一次图形精确交错，以确保所有线条之间的准确间距。行业中存在多种技术来实现此类分辨率的提升。

一些涉及多次光学曝光，另一些则使用单次曝光和多个工艺步骤来实现称为节距分割的技术，以提高分辨率。通常，这对单元库设计者的影响是需要遵守布局规则的限制，以便实现这些多重光刻方法。

可变性与多重成像的布局限制相结合，正推动电子设计自动化（EDA）行业在工艺开发阶段更早且更紧密地进行协作。为了能够实现28纳米和20纳米节点所支持的十亿晶体管设计，必须对这些限制及其相互作用的处理过程进行自动化。新型晶体管结构带来的额外复杂性将给EDA公司带来更大的压力，需要其协助实现这些新技术之间相互作用的自动化与建模。

12.9.4 新型晶体管

在 20 纳米及以下节点，各公司开始部署新型晶体管结构，特别是 FinFET 或 3D 三栅极结构，这些结构在单元库设计方面存在根本性的设计差异和影响。这些晶体管结构显著改善了功耗性能特性，因此在所有应用中都具有吸引力，特别是对于电池供电的移动设备的普及 [12]。

这些器件中鳍片的离散尺寸导致晶体管尺寸的量化。晶体管的宽度不再是一个连续值，而是鳍片数量的倍数。这一显著变化使得标准单元库设计者在进行整体库或系列库的设计时，必须在面积、性能和功耗方面加以应对。对于鳍式场效应晶体管而言，另一个关键问题是其结构的三维特性以及由此带来的复杂建模影响[13]。由于这些器件较新，许多设计规则和模型仍属于制造商的专有信息，有些情况下甚至尚处于初步阶段，具体取决于制造商。目前，利用鳍式场效应晶体管进行单元库创新是行业中的一个活跃话题，也是实现行业差异化的机遇。

12.10 总结

基于标准单元的设计仍然是实现片上系统（SoC）的主流方法，专用集成电路（ASICs）被广泛应用于当今绝大多数消费类、通信和计算机产品中。为了使设计人员能够及时进行产品流片，以充分利用为支持这些大规模消费类应用而上线的大型晶圆厂，必须在先进工艺上线之前提前部署相应的库。与此同时，电子设计自动化（EDA）行业正面临诸多并行的技术挑战。这些问题包括：

• 产品复杂度不断提高，推动设计生产力提升并缩短设计周期
• 制造工艺日益复杂，迫使制造物理知识向设计层级上移，引发多个非收敛的优化问题（光刻和可制造性设计/可良率性设计）
• 关键在于验证并解决设计意图的等效性问题
• 需要更高层次的设计抽象/交接，以促进更多设计启动
• 需同时优化多个设计目标，包括功耗、时序、信号完整性等

市场已经成熟——电子设计自动化标准流程也必须提升到一个新的水平。这将包括知识产权以及设计解决方案中的工具。那些通过衔接横向与纵向设计链衔接点来应对上述挑战的知识产权和单元库产品，现在和未来都将更具价值。新的工艺技术要求库设计者不仅需深入掌握电路设计知识，还需广泛了解器件设计和工艺开发方面的相关技术考量。在先进工艺节点上取得成功，离不开制造、单元库设计、芯片设计和电子设计自动化领域各公司及实体之间的紧密协作。