中的PLL、MPLL、UPLL、FCLK、HCLK、PCLK的作用概述

本文介绍了S3C2440 CPU的时钟系统,包括两个PLL(MPLL和UPLL)的工作原理及用途。详细解释了FCLK、HCLK、PCLK三种时钟信号的作用,分别对应CPU核心、AHB总线和APB总线。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

原文:http://blog.sina.com.cn/s/blog_6ba8e4380102w0jl.html
  S3C2440 CPU主频可达400MHz,开发板上的外接晶振为12M,通过时钟控制逻辑的PLL(Phase Locked Loop,锁相环电路)来倍频这个系统时钟。2440有两个PLL(phase locked loop)一个是MPLL,一个是UPLL。UPLL专用于USB设备,常用频率为48MHz和96MHz。MPLL用于CPU及其他外围器件,用于产生FCLK、HCLK、 PCLK三种频率,上电时,PLL并没有被启动,FCLK=Fin=12MHz,若要提高系统时钟,需要软件来启动PLL。

1,FCLK是向CPU提供的时钟信号。 

2,HCLK是向AHB(Advanced High-performance Bus)总线提供的时钟信号,主要用于高速外设、比如内存控制器、中断控制器、LCD控制器、DMA等。 

3,PCLK是向APB(Advanced Peripherals Bus)总线提供的时钟信号,主要用于低速外设,比如看门狗、UART控制器、IIS、I2C、SDI/MMC、GPIO、RTC和SPI等。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值