一个Vivado错误信息的解决:[Place 30-58] IO placement is infeasible. Number of unplaced terminals (1) is greate

最新推荐文章于 2025-06-03 14:41:31 发布
最新推荐文章于 2025-06-03 14:41:31 发布
阅读量1.4w 收藏 24
点赞数 9
CC 4.0 BY-SA版权
分类专栏： 移植 编程 文章标签： FPGA VIVADO 自然语言处理 机器学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/liuzq/article/details/115442278
博客作者在使用Vivado2018.2时遇到了'Run Implementation'阶段的错误，经过排查发现是由于编辑错误导致。作者提醒读者在遇到此类问题时注意检查代码细节。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Vivado2018.2下“Run implementation”时，出错：

百思不得其解，后来发现错误原因居然是编辑错误：

特意记录一下。

 

Vivado报错-3 [Place 30-681]Sub-optimal placement VU19P
weixin_39896700的博客
10-18 3098
管脚所在时钟区域X7Y6，这是需要注意，把所有的MMCM高亮，而且19P的MMCM的后缀并不是他所在的区域，这个具体什么意思我还没时间深究，我刚开始也以为是他的区域导致我以为X7Y6没有MMCM，但是后面高亮之后找到了，就是MMCM_X1Y2如下图，该时钟区域里面包含一个MMCM，即MMCM_X1Y6。接着会报出你的路径吗，一个是你的PLL的路径，一个是你的输入的IO的路径。因为工作比较忙，所以后面就写的比较简略了，最基本的操作会在我前面的文章里面有的，大家有疑问可以看看我前面的文章。
Vivado [Place 30-574] Poor placement for routing between an IO pin and BUFG 尝试解决
热门推荐
weixin_43162818的博客
04-21 2万+
场景 Vivado版本： 2016.4 FPGA开发板：NEXYS 4 DDR 所在项目：31条单周期CPU 完整报错信息 [Place 30-574] Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this design, ...
[Place 30-58] IO placement is infeasible. Number of unplaced terminals (1) is greate
一个早起的程序员
05-15 9670
Vivado 2019编译出现如下错误： 解决方法： 查找约束文件是否信号和顶层文件中的信号名字是否一致，或者其他约束文件错误，总之肯定是约束文件错误引起的。
vivado执行报错number of unplaced terminals is greater than number of available sites
weixin_44048021的博客
05-23 1244
如图，报错！ 原因是约束文件有错！仔细！更改后再执行就好了。
vivado_使用IP核报错[Place 30-650]
最新发布
qq_43872569的博客
06-03 463
摘要：在使用1g/2.5g以太网PCS/PMA或SGMII IP核时出现布线错误[Place 30-650]，解决方法为：1) 通过Vivado打开IP源文件；2) 在4个相关文件中搜索并删除IDELAYE2模块；3) 将信号直接连接至IDDR，绕过IDELAY；4) 修改后重新编译IP核文件。注意不可重新生成IP核，仅需重新编译原设计文件即可解决该布线问题。
Verilog 常见报错原因和解决方案
2301_80351584的博客
12-08 696
可能因为设置的循环变量的位宽不够，导致陷入无线循环超出限制，这和程序设计中的溢出类似。可能因为选择的顶层模块的output的位数比可用位数多，可能是因为顶层模块选择错误。解决方法：选择正确的顶层模块（手动），或换用IO更多的硬件。解决方案：给循环变量设置更大位宽。
vivado 开发过程中所遇错误类型一览
weixin_44600457的博客
03-19 7227
Synth 8-4556] 开辟的数组内存空间大小问题。使用的TCL命令如下，修改综合时大小限制。开发过程，开辟如下空间，综合报错。
Place 30-578 Found un-associated IO delay instances in the design. The list of IO delay instances
nature_forest的博客
08-23 2080
Place 30-578 Found un-associated IO delay instances in the design. The list of IO delay instanceswithoutanassociatedIdelayCtrlisasfollows： 如上图所示，我一直报这个错。什么IdelayCtrl ，什么mig,分析了很久，大概是DDR控制器M...
Error during bitstream generation
TiH2S
10-01 2428
error in vivado bitstream generation & solution
第十一篇：Placement
EDA技术学习
03-01 1967
Placement is the process of determining the locations of circuit devices on a die surface. It is an important stage in the VLSI design flow, because it affects routability, performance, heat distribution, and to a less extent, power consumption of a design
Vivado报错-2 [place 30-484] The packing of LUTRAM/SRL instance
weixin_39896700的博客
01-05 3871
Vivado报错[place 30-484] The packing of LUTRAM/SRL instance into capable slices could not be
错误：F13 is an invalid placement site
xzs520xzs的博客
10-02 3901
加上错误中仅仅提示了BUFIO_inst的错误，没有提示BUFG_inst的错误，原语BUFG和BUFIO的功能是一样的，为何不能让代码中的rgmii_rxc_bufio=rgmii_rxc_bufg呢，按照这个思路，将BUFIO_inst模块注释掉，定位到了u_gmii_to_rgmii模块，这个模块是gmii转rgmii接口的，根据提示出现的提示是BUFIO_inst端口类型不匹配。在u_gmii_to_rgmii模块中，用到了原语：BUFG和BUFIO；通过上面的操作，就可以顺利绑定F13引脚了。
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
error: xxx.elf uses VFP register arguments
u010453704的博客
03-31 7564
在根据https://wiki.analog.com/resources/fpga/xilinx/kc705/adv7511 的例程进行ZC702 HDMI核的构建和测试（汉语例程参考http://blog.csdn.net/rzjmpb/article/details/50212875#reply）时在编译时遇到一个和硬浮点有关的bug: 解决方法： 1.右键单击工程->pr
vxWorks6.9.4启用SD卡
liuzq的专栏
12-13 1418
  1, bsp中的config.h的#define DRV_STORAGE_SDHC加上。 2，   内核配置中的这3项加上，就可以了。 3， 结果：  
VIVADO报错Number of unplaced terminals (146) is greater than number of available sites (125).
qq_42752888的博客
04-01 1782
详细报错如图： 解决办法： -
Vivado报错 [Place 30-99] Placer failed with error: ‘IO Clock Placer failed‘
qq_42878196的博客
12-28 1万+
1.Vivado编写FPGA报错如下 [Place 30-99] Placer failed with error: 'IO Clock Placer failed' Please review all ERROR, CRITICAL WARNING, 2.差分对使用教程
[Place 30-58] IO placement is infeasible. Number of unplaced terminals (2) is greater than number of available sites (0). The following are banks with available pins: IO Group: 1 with : SioStd: LVCMOS18 VCCO = 1.8 Termination: 0 TermDir: In RangeId: 1 has only 0 sites available on device, but needs 2 sites. Term: S_AXI_HP0_FIFO_CTRL_0_rdissuecapen Term: and S_AXI_HP0_FIFO_CTRL_0_wrissuecapen
03-13
<think>嗯，用户遇到了FPGA设计中的IO放置不可行的问题，具体是未放置的终端数量超过了可用站点的数量，涉及LVCMOS18和S_AXI_HP0_FIFO_CTRL_0相关的信号。我需要根据提供的引用和知识来给出解决方案。 首先，查看引用[1]，问题可能出在IO组资源不足，特别是LVCMOS18的组可用站点为0，但需要1个。这可能是因为该IO组的电压或驱动设置与其他信号不兼容，导致无法分配。用户需要检查这些信号的电压和驱动设置是否一致，并调整到同一组。 然后引用[3]提到输入端口过多导致资源不足。用户使用了146个input，可能超过了FPGA的IO数量。需要优化设计，减少不必要的端口，或者复用现有端口，比如使用时分复用或串并转换。 接下来，引用[2]提到时钟端口的问题，虽然用户的问题不直接涉及时钟，但布局器错误可能与全局时钟资源有关。需要确认相关控制信号是否误用了全局时钟引脚，如果有，应调整到普通IO。 此外，可能需要手动分配引脚，特别是关键信号如S_AXI_HP0_FIFO_CTRL_0，使用XDC约束文件指定到同一IO组的可用引脚，并确保电压和驱动匹配。同时，检查其他约束是否有冲突，比如位置或电气标准不一致。 最后，如果所有优化后仍然不够，可能需要更换具有更多IO资源的FPGA型号，或者在设计初期进行资源评估，避免资源不足。</think>针对FPGA设计中IO放置不可行的问题，以下是逐步解决方案： ### 一、问题定位 1. **资源冲突分析** - 错误提示显示LVCMOS18组的可用站点为0，但需要1个站点。这表明目标IO组的电压标准、驱动强度等参数与其他信号存在冲突[^1] - 关键信号`S_AXI_HP0_FIFO_CTRL_0_rdissuecapen`和`S_AXI_HP0_FIFO_CTRL_0_wrissuecapen`可能被分配到不兼容的Bank 2. **设计约束检查** 使用Vivado的`Report I/O Ports`功能验证： ```tcl report_io -file io_report.txt ``` 检查信号是否被错误分配到不支持LVCMOS18的Bank ### 二、解决方案 1. **IO组优化** - 将所有LVCMOS18信号的`VCCO`电压统一设置为1.8V - 在XDC约束文件中添加分组约束： ```tcl set_property PACKAGE_PIN "D11" [get_ports S_AXI_HP0_FIFO_CTRL_0_*] set_property IOSTANDARD LVCMOS18 [get_ports S_AXI_HP0_FIFO_CTRL_0_*] ``` 2. **资源复用技术** - 对146个输入信号进行串并转换，例如将8位并行总线改为串行接口，可减少87.5%的IO占用[^3] - 使用时序复用电路： ```verilog module io_mux( input clk, input [7:0] parallel_data, output reg serial_data ); always @(posedge clk) begin serial_data <= parallel_data[cycle_counter]; end endmodule ``` 3. **布局策略调整** - 在Vivado中启用增量布局功能： ```tcl place_design -post_place_opt -incremental ``` - 对关键控制信号添加布局约束： ```tcl set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets S_AXI_HP0_FIFO_CTRL_0*] ``` ### 三、验证流程 1. 运行设计规则检查(DRC) ```tcl validate_design -phys_opt ``` 2. 查看布局后时序报告 ```tcl report_timing_summary -file timing_report.txt ```
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值