本文概述了ARM处理器中PLL（锁相环）、MPLL（主锁相环）、UPLL（USB锁相环）的概念，以及FCLK（系统时钟）、HCLK（高性能时钟）、PCLK（外围时钟）的作用。这些时钟系统在处理器运行和外设通信中起着关键作用，确保不同模块以正确频率工作。
前言：
不同公司，不同等级的ARM架构也是有许多共同的地方，因此以最为广泛使用的2440为实例讲解。
一，PLL
S3C2440 CPU主频可达 400MHz，开发板上的外接晶振为 12M，通过时钟控制逻辑的PLL（phase locked loop，锁相环电路）来倍频这个系统时钟。2440有 两个PLL（phase locked loop）一个是 MPLL，一个是 UPLL。UPLL专用于 USB设备，常用频率为 48MHz和 96MHz。MPLL用于
不同公司，不同等级的ARM架构也是有许多共同的地方，因此以最为广泛使用的2440为实例讲解。
一，PLL
S3C2440 CPU主频可达 400MHz，开发板上的外接晶振为 12M，通过时钟控制逻辑的PLL（phase locked loop，锁相环电路）来倍频这个系统时钟。2440有 两个PLL（phase locked loop）一个是 MPLL，一个是 UPLL。UPLL专用于 USB设备，常用频率为 48MHz和 96MHz。MPLL用于
最低0.47元/天 解锁文章
扫一扫
797
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
