最近,模仿zedboard做了一个Zynq的ARM+FPGA开发平台。
在Vivado上生成硬件bit后,就使用SDK开发软件了,直接使用LWIP示例。
可以和电脑连上,电脑显示未知网络,可以用CMD ping成功,但有50%的丢包率。
使用TCP/IP助手实现数据读写,有延迟出现。
下把修改LWIP修改bug。
本文介绍了一款基于Zynq的ARM+FPGA开发平台,通过Vivado生成硬件并使用SDK进行LWIP示例开发的过程。文中提到能够与电脑连接并实现数据读写,但存在50%的丢包率及延迟问题。
最近,模仿zedboard做了一个Zynq的ARM+FPGA开发平台。
在Vivado上生成硬件bit后,就使用SDK开发软件了,直接使用LWIP示例。
可以和电脑连上,电脑显示未知网络,可以用CMD ping成功,但有50%的丢包率。
使用TCP/IP助手实现数据读写,有延迟出现。
下把修改LWIP修改bug。
6479
2427
870
1万+

被折叠的 条评论
为什么被折叠?