RFSoC全面解析（三）——射频直采ADC的引脚

最新推荐文章于 2025-05-14 18:57:41 发布
最新推荐文章于 2025-05-14 18:57:41 发布
阅读量9.7k 收藏 30
点赞数 7
CC 4.0 BY-SA版权
分类专栏： XILINX RFSoC 全面解析 文章标签： RFSoC FPGA 引脚 射频 ADC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/lightninghenry/article/details/109045290
本文详细介绍了RFSoC XCZU28DR-2FFVG1517E芯片中射频直采ADC的引脚分布，包括四个bank的2个通道和ADC专用时钟。内容涵盖芯片引脚布局，开发板ZCU111的ADC部分原理图，以及RFMC插件和XM500射频连接板的对接。特别指出，224bank和225bank的ADC引脚带有巴伦，且带宽不同。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在之前的文章我们已经提到了ADC的指标，RFSOC：XCZU28DR-2FFVG1517E芯片中一共有8路射频直采的ADC，采样率均可达到4.096GSPS，位宽12bit，详见《RFSoC全面解析（一）——芯片介绍》。本期来看看射频ADC的引脚的分布情况。

在RFSoC芯片的所有引脚中，射频ADC和DAC占据了很大一部分区域。ADC引脚分布在4个bank中，每个bank有2个通道，每个bank中还有一路ADC专用的时钟。

下图是XCZU28DR-2FFVG1517芯片特殊引脚的一个分布情况。

下图是芯片除了电源地以外的的所有pin脚分布，射频ADC和DAC的pin脚位于芯片的左侧。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
RFSoC全面解析（四）——ADC+预处理的功能
lightninghenry的博客
10-20 4929
本期介绍下芯片内部射频ADC及其预处理硬核。RFSoC芯片的总体功能结构如下图所示，DAC前面有上变频模块，ADC后面有下变频模块。 在vivado中设计的时候，ADC、DAC和预处理是在一个IP核中完成的，即下图中的。。。。RF Data Converter。 IP核下期讲解，本期先看下他们的硬件结构，下面这张图把ADC的链路展开了，可以看到下变频模块中的NCO，以及正交变化。 预处理的详细功能指标如下： 最后是IP核的overview： 这些路ADC和DAC是可以单独使
XILINX RFSoC全面解析（一）——芯片介绍
热门推荐
lightninghenry的博客
09-24 2万+
受限于摩尔定律与安迪-比尔定律的失效，半导体行业不得不另辟蹊径来发展芯片，XILINX公司的UltraScale++ ZYNQ系列的RFSoC芯片就是一款典型的代表，这款芯片将射频ADC、DAC、ARM、FPGA等集于一体。这是目前芯片行业的主流，大家都在做这种异构芯片。为什么要做异构芯片？ 首先非异构的芯片已经快发展到顶了，比如CPU，现在主频上不去了，16核再往上加也很难了，所以你必须重新开辟发展道路。 其次就是异构芯片还挺有市场，很多应用场合都希望小型化低功耗，以前用一块电路板能完成的事情现在最好
基于RFSOC ZU28DR+DSP 6U VPX处理板
最新发布
FPGA_ADDA的博客
05-14 840
基于RFSOC ZU28DR+DSP 6U VPX处理板，是一款基于6U VPX总线架构的高速信号处理平台，数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC ZU28DR和TI DSP TMS320C6678组合设计，两者之间通过4x 5G SRIO互联。本板卡可实现大规模FPGA开发以及DSP数据运算处理功能。具备8路 ADC和8路DAC 端口，可扩展 I / O 端口和 DDR4 内存。
干货 | 射频直接采样
intellicube的博客
03-19 1032
传统的射频架构中，射频信号的处理往往依赖于多级的下变频组件，就是将高频的射频信号先通过滤波器、混频器等模拟电路降低到较低的中频(IF)或基带频率，然后再进行模数转换(ADC)。这种方法的缺点是电路复杂度高、成本高、功耗大，且引入了额外的失真与噪声来源。图1：数字中频采样架构（上）与射频直接采样（下）架构而射频直接采样架构的出现，则直接打破了这一传统框架，实现了从射频前端到数字域的直接转换。
RF射频直采系统之ADC关键参数（一）
tdcq99的博客
06-02 6792
软件无线电的硬件平台主要是由以下几个部分组成：模拟前端、宽带ADC、高速数字信处理等，而RF射频直采系统是基于带通采样，其实ADC设计为其关键环节，而ADC的设计主要包括四个方面：采样方式， ...
国产射频直采收发器CX8242KA测试1
RFSOC的博客
06-26 7192
CX8242KA/CX8242KAN是一款集成了14比特，12 GSPSDAC和14比特，3GSPSADC的双通道，宽带、射频直采收发器芯片，该器件支持高达6GHz射频信号的直接采样输入和输出，集成了片内高性能采样钟模块，采样时钟Jitter
设计方案：RFSOC XCZU67DR 高速ADC DAC模块卡
05-17 999
RFSOC核心模块使用Xilinx最新DFE RFSOC XCZU67DR，1156封装，单颗芯片包含10路ADC和8路DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
RFSoC全面解析（七）—— ZCU111 RFSoC射频数据转换器评估工具快速启用指南
lightninghenry的博客
01-06 3896
XINLIN公司为ZCU111开发板提供了一套评估工具，在WIKI论坛上有几篇文章来描述怎么使用这个评估工具，以下内容是准备步骤的简单翻译。 主要步骤我标记为了红色，方便大家快速上手。红色字是我加的，不是原文中的。 目录 修订历史 特征矩阵表 概述 要求 硬件 设计工具和软件 下载、安装和许可 ZCU111包装位置 设计文件 two thousand and eighteen point three two thousand and nineteen point.
RFSoC全面解析（二）——ZCU111开发板介绍
lightninghenry的博客
09-27 9455
话不多说，先上开发板实物图，图片看着显小，实物和A4纸差不多大。 全套东西如下： 上图右下角有个射频接口板，是和ZCU111的RFMC接口对插的。插好后实物图如下： 开发板的说明文档见UG1271，可从XILINX官网下载。 ...
基于RFSOC芯片的信号处理
调素琴 阅金经 谈笑有鸿儒 往来无白丁
02-05 2616
使用RFSOC芯片设计一套多通道信号采集和生成的系统
RFSoC-ZCU111全部官网资料 包含白皮书，user guide，电路板原理图PCB，example designs 进行了分类整理
07-21
RFSoC_ZCU111全部官网资料。包含白皮书，user guide，电路板原理图PCB，example designs。进行了分类整理。 不包含代码，超过220MB传不了
Z7 RFSOC 说明
04-19
XILINX FPGA 最新FPGA Z7系列 主要做嵌入式系统开发和相关软件编程 不同传统的VHDL
RFSoC高性能自适应射频开发平台
zhull_FPGA的博客
06-25 1198
平台搭载有16nm工艺的Zynq® UltraScale+™RFSoC系列主器件。该器件集成数千兆采样RF数据转换器和ARM® Cortex®-A53处理子系统和UltraScale+可编程逻辑，是业界唯一单芯片自适应射频平台。板卡是全球首款标准MATX版型的RFSOC平台，平台板载有丰富计算资源的同时还具备有非常丰富的外设接口：QSFP28、U.2 NVMe、以太网、USB3.0等。该平台是无线电、雷达等高端射频应用场景下的理想开发/部署平台。应用场景：该平台是无线电、雷达等高端射频应用场景下的理想。
射频基础知识（关键字）
Cfx1998的博客
09-03 1564
QI数据通常指的是数字IQ（In-phase and Quadrature）信号，其中I和Q是正交的复数信号分量，常用于表示调制信号在射频系统中的状态。在射频系统中，它是信号传输或接收的关键参数。频域（Frequency Domain）表示信号在频率上的分布，通过傅里叶变换等方法可以将时域信号转换为频域信号，频域分析有助于理解信号的频谱特性。插值滤波器（Interpolation Filter）用于增加信号的采样率，以便在数字域中生成更高分辨率的信号，通常用于发射路径中的信号处理。
国产RFSoC 28DR/27DR核心板
FPGA_ADDA的博客
10-14 3962
采用FDW复旦微电子FMZQ28DR- RFSoC处理器，兼容Gen1 ZU28/27、Gen3 ZU48/47DR RFSoC，拥有8个RF-ADC、8个RF-DAC通道。提供完整的应用示例源代码和性能分析工具， 主要用于小尺寸、低功耗、实时处理RF系统的快速集成与应用部署，缩短产品开发周期。
ZYNQ RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板
YEYUANGEN的专栏
10-30 2120
RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板。
RFSOC入门概述
weixin_57025922的博客
12-30 1936
例如，下述的 ZU48DR 使用每Tile 2 个块的布局（即双重块），这意味着总共需要 4 个Tiles来容纳所有 8 个 RF-ADC 块。每个核包括一个浮点单元（FPU）、Neon 媒体处理引擎（MPE）、加密扩展（Crypto）、内存管理单元（MMU）和每个核心的专用一级缓存。Processing System（PS）：包括一个四核应用处理单元（APU）、一个双核实时处理单元（RPU），以及平台管理（PMU）和安全功能。在发送端，FEC编码器用于在调制和传输之前的源数据上，提高了链路的质量。
RFSOC开源系统
weixin_57025922的博客
10-11 708
RFSOC开源社区
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

lightninghenry

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值