DC如何打开PR后的网表进行Debug

问题描述：数字芯片设计完成后会生成一个网表给到前端工程师，当芯片回样发现有bug，想要做ECO就需要找到对应电路，此时想要用DC直接打开网表看电路。方法如下：

1.首先设置DC的.synopsys.dc.setup,设置成自己项目用到的lib

set symbol_library {xxxxxx.sdb}

set target_library {xxxxx.db \

                             xxxxx.db }

set synthetic_library { dw_foundation.sldb}

set link_library [ concat $target_library "*" xxxxx.db \

                                                                  xxxxxx.db]

set search_path { * xxxxxxxxx}

set find_converts_name_lists "false"

2.读