- 博客(112)
- 收藏
- 关注
RSS订阅原创 22、AXI_DMA接口的bd文件配置
AXI_DMA接口用于zynq7000芯片PS-PL间高速数据传输，使用时需在bd文件中添加相应的ip核。
2024-09-06 17:32:57
252
原创 19、zynq核引出外部引脚
自动连接所有管脚后，没法通过make external来引出ps端的引脚，此时可以右击管脚，选择create port来引出。
2023-10-23 17:03:52
340
原创 17、vivado打开保存的仿真文件
仿真完成后直接点击保存，输入wcfg文件名称即可。打开原来保存的波形文件，需分两步走。之后再打开原来保存的wcfg文件。首先打开wdb文件，Flow，
2023-10-11 15:32:32
5612
1原创 15 验证差分时钟输入转单端
供给FPGA的时钟有单端时钟，也有差分时钟，当输入是差分时钟时，需要将差分时钟转换为单端时钟输出来作为FPGA的系统工作时钟。本次使用锁相环来实现差分到单端时钟的转换。
2023-08-31 11:28:44
940
原创 1、Hub集线器
集线器的发明是为了优化网络布线，便于网络管理。无源Hub:连接在Hub上的所有其他计算机都能收到这一Hub上所有其他计算机发出的信号。Hub不对信号进行放大等处理，信号传输距离也没有提高有源Hub:对信号进行了放大或再生，延长了信号在两台主机之间的有效传输距离。智能Hub:特定计算机才能收到特定信号，具有网络管理及路由功能。
2022-10-27 23:14:54
537
原创 2、Class和Subclass
类和子类，Subclass不能放错，不然会影响之后的制板，subclass可以简单认为是一个底片，底片错了送制版厂制作就会出错；
2022-05-24 13:22:08
300
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人