简单同学

在AXI4的总线规范中提到AXI4的总线特性之一：Support for issuing multiple outstanding addresses.从字面理解，outstanding表示正在进行中的，未完成的意思，形象地说就是“在路上”。简单讲，如果没有outstanding，或者说outstanding能力为1，则总线Master的行为如下(AHB总线就没有outstanding能力）：1）读操作：读地址命令 -> 等待读数据返回 -> 读地址命令 -> 等待读数据...

AXI总线是一种基于burst的传输总线，适合用在high-bandwidth和low-latency的场景，大致分为5个通道：read address read data write address write data write responseAXI总线支持：1)unaligned data transfer，包括SIZE的对齐和Wrap Burst的对齐;2)Bur...

Verifying today’s complex designs is time consuming, as simulations run for long time and millions of transaction are executed. Traditional approach of debug is to dump all the information of millions...

光说不练，云玩家。这篇文章中我们就通过访问一个 AXI4 接口的 RAM 的实际操作，加深我们对 AXI4 总线的理解。我们的实验平台是 ISE 14.7 以及 modelsim 10.2, RAM 的 ip 使用 ISE 的 block memory generator 生成，Intel 方面的工具和 ip 我不是太熟悉，但想必很多内容都是共通的。Native V.S AXI4 ？首...

五个独立通道AXI4 总线的一大特征是它有 5 个独立的传输通道，这些通道都只支持单向传输。作为类比，SPI 总线有 2 条传输通道：MISO， MOSI。SPI 输入输出的数据，大路朝天，各走一条；而作为对比， IIC 协议则只有 SDA 一条通道，输入输出数据只能在这一条通道上分时双向传输。单向传输的通道意味着通道两端的终端节点是有身份差距的，好比水只能从上游流到下流。在 AXI 总线...

VALID/READY 握手机制AXI 总线共有 5 个独立的通道，分别为写地址，写数据，写回应，读地址，读数据通道。5 条通道相互独立，有一些细小的差别，但共同使用一套握手机制：VALID/READY 机制。VALID/READY 机制这个赛高啊，这个好啊，ARM 的手册上这么夸：作为一种双向流控机制，VALID/READY 机制可以使发送接收双方都有能力控制传输速率。...

本文参考AMBA® AXI and ACE Protocol Specification 来写本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。本篇文章我们将讨论有关 AXI 总线的突发传输机制( burst ),在 AXI 总线中的突发传输是指，在地址总线上进行一...