简单同学

概述 本文将介绍LDPC译码器的FPGA实现，译码器设计对应CCSDS131x1o1s文档中提到的适用于深空通信任务的LDPC编码。本文档将简述Verilog代码的基本结构和信号说明。 简介 本文中FPGA实现特指通过Verilog HDL实现LDPC译码器功能，然而对于VHDL来说也似类似的的。V...

环境Window 10专业版 Vivado 2017.4建立vivado工程打开vivado，点击菜单栏file，新建工程；点击next，输入工程名称以及选择工程路径点击next，选择默认RTL project即可点击next，选择add files,添加RTL文件以及仿真文件；点击next，这里没有添加时序约束...

随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。所谓数字PLL，就是指应用于数字系统的PLL，也就是说数字PLL中的各个模...

数字频率计的基本设计思路是在给定一个time开始测量的时候产生的T的个数，也就是采用一个标准的基准时钟，在单位时间（1秒）里对被测信号的脉冲数进行计数。测频法包括直接测频法、等精度频率测量法、周期法等。 数字频率计的原理如图6-1所示。对系统时钟的信号分频后产生1Hz的输出频率被作为控制模块的时钟输入，由控制模块产生的计数使能信号和清零信号对计数模块进行控制，而由其产生的锁存信号load...

有些FPGA中是不能直接对浮点数进行操作的，只能采用定点数进行数值运算。对于FPGA而言，参与数学运算的书就是16位的整型数，但如果数学运算中出现小数怎么办呢？要知道，FPGA对小数是无能为力的，一种解决办法就是采用定标。数的定标就是将要运算的浮点数扩大很多倍，然后取整，再用这个数进行运算，运算得到的结果再缩小相应的倍数就可以了。在设计中，一定不要忘记小数点。在FPGA 中是体现不出来小数点的，小...

FIR滤波器是非常重要的基本单元。近年来，由于FPGA具有高速度、高集成度和高可靠性的特点而得到快速发展。随着现代数字通信系统对于高精度、高处理速度的需求，越来越多的研究转向采用FPGA来实现FIR滤波器。而对于FIR滤波器要充分考虑其资源与运行速度的合理优化，各种不同的FIR滤波结构各具优缺点，在了解各种结构优缺点后才能更好地选择合适结构来实现FIR滤波。1 FIR数字滤波器FIR数...