PCIe扫盲——PCIe错误源详解(二)

转载地址:http://blog.chinaaet.com/justlxy/p/5100057799

这篇文章主要介绍事务(Transaction)错误、链路流量控制(Link Flow Control)相关的错误、异常的TLP(Malformed TLP)以及内部错误(Internal Errors)等。

事务(Transaction )错误

事务错误主要包括不支持的请求(Unsupported Request)、Completer Abort、非预期的Completion和Completion超时。该错误类型主要通过返回的Completion TLP包头中的Compl. Status告知Requester,如下图所示。另外,之前介绍TLP Header的文章中也简单地提到过相关内容,可以回顾一下:http://blog.chinaaet.com/justlxy/p/5100053354

image.png

image.png

不支持的请求(Unsupported Request)主要包括:

1.     请求类型不被当前PCIe设备支持

2.     消息中使用了不支持或者未定义的消息编码

3.     请求的地址空间超出(或者不在)设备的地址空间中

4.     针对Completer的IO或者存储映射控制空间(Memory-mapped Control Space)进行的Poisoned写操作(EP=1)

5.     Root或者Switch的Downstream端口接收到针对其二级总线(Secondary Bus)上的不存在的设备的配置请求(Configuration Request)

6.     Endpoint接收到Type1型的配置请求

7.     Completion中使用了保留的Completion状态编码(参考上面的表格)

8.     设备(的某个功能,Function)处于D1、D2或者D3hot电源管理状态时,却接收到了除了配置请求和消息之外的内容

Completer Abort(CA)主要包括:

1.     Completer接收的特殊请求,只有在违背其规则的情况下才能对该请求进行响应(返回Completion)

2.     因为某些恒定的错误状态(Permanent Error Condition),导致Completer无法响应接收到的请求

3.     Completer接收到存在访问控制服务错误(Access Control Services Error,ACS Error)的请求

4.     PCIe-to-PCI桥接收到针对其连接的PCI设备的请求,但是该PCI设备无法处理该请求

非预期的Completion主要包括:

1.     Requester接收到的Completion和其发出的Request不一致

Completion超时:

所有的PCIe设备都必须支持Completion超时定时器,除非该设备只是用于初始化配置事务的。需要注意的是,PCIe设备必须能够针对多个事务(Transaction)分别计时。PCIe 1.x和2.0的Spec建议超时时间最好设置为10ms至50ms之间,对于一些特殊情况,超时时间最低可设置为30us。PCIe 2.1 Spec开始,增加了第二设备控制寄存器(Device Control Register 2)用于查看和控制超时时间的值。如下图所示:

image.png

如果,某个请求对应多个Completion,那么除了最后一个Completion,其他的Completion不会造成该请求的定时器停止计时。

链路流量控制(Link Flow Control)相关的错误

链路流量控制相关的错误主要有:

1.     在FC初始化时,链路相邻设备无法完成针对任何一个VC的,最小的FC Credits的交换更新(Advertises)

2.     链路相邻设备交换更新(Advertises)的FC Credits超过了最大值(Data Payload最大为2047,Header最大为127)

3.     链路相邻设备交换更新时,FC Credits为非零值,且该链路的FC Credits之前已经被初始化为无限值了

4.     接收端Buffer溢出,导致数据丢失(可选的,但是如果使能,则认为是Fatal Error)

关于Flow Control可以参考之前的文章:http://blog.chinaaet.com/justlxy/p/5100053464

http://blog.chinaaet.com/justlxy/p/5100053465

异常的TLP(Malformed TLP)

异常的TLP(Malformed TLP)错误主要有:

1.     Data Payload超过了最大值(Max Payload Size)

2.     数据长度(Data Length)与包头中的长度值不一致

3.     存储地址起始位置跨越了4KB边界(Naturally-aligned 4KB Boundary)

4.     TD(TLP Digest)的值与ECRC是否使用不一致

5.     字节使能冲突(Byte Enable Violation)

6.     未定义的类型值(Type Field Values)

7.     Completion违反了RCB(Read Completion Boundary)值

8.     针对非配置请求返回的Completion中的状态为配置请求重试状态(Configuration Request Retry Status)

9.     TC域包含了一个未被分配到当前使能的VC的值(也被称为TC Filtering)

10.  IO或者配置请求冲突(可选的)

11.  中断Emulation消息向下发送(可选的)

12.  TLP前缀错误(具体请参考PCIe Spec V2.0的2.2~2.6相关章节)

 

内部错误(Internal Errors)

一般指的是Switch等桥设备内部产生的错误

### PCIe基础知识博客文章推荐 对于希望深入了解PCIe基础知识的读者来说,存在一系列高质量的博客文章和教程资源可以提供帮助。这些资料不仅涵盖了PCIe的基本概念,还深入探讨了其工作原理和技术细节。 #### 1. PCIe线路基础 一篇优秀的入门级文章会介绍PCI Express (PCIe) 的物理层特性,包括链路训练、电气规格以及信号完整性等内容[^2]。这类文章通常通过图文并茂的方式解释复杂的理论知识,使得初学者能够更容易理解。 #### 2. PCIe系统架构与模块组成 进一步的学习材料则聚焦于整个系统的构建方式及其内部各个组成部分之间的交互机制。具体而言,这涉及根联合体(Root Complex, RC) 和端点(Endpoint, EP) 设备间的通信流程,特别是地址映射过程中的重要性[^3]。当RC或EP访问特定区域时,实际操作的是经过映射后的CPU域地址;而发送到PCI域的数据将以事务层包(TLP)形式被封装并传送出去。 #### 3. TLP包传输协议详解 针对更高级别的主题,如TLP包的具体格式及处理方法,则会有专门章节进行阐述。此部分强调了数据从源节点到达目标节点过程中所经历的一系列变换步骤,确保每一步骤都清晰明了。 #### 4. 对比传统PCI总线技术 为了更好地突出PCIe的优势所在,某些优质的文章还会将其与其他较旧的技术(例如传统的PCI总线)做对比说明。文中指出,相比于后者采用简单的共享模式来管理多个设备间的信息交换路径,前者实现了更为高效可靠的点对点连接方案[^4]。 ```python # 示例Python代码用于模拟简单PCIe配置空间读取功能 def read_pci_config_space(bus, device, function, offset): """ 模拟读取指定位置处的PCI配置空间值 参数: bus : 总线号 device : 设备号 function : 功能号 offset : 寄存器偏移量 返回: 配置寄存器当前存储的数据字节序列 """ # 这里仅作为示意用途,并未实现真实硬件接口调用逻辑 config_data = b'\x00\xFF' * ((offset + 3) // 4) return config_data[offset % 4:(offset % 4)+4] print(read_pci_config_space(0, 17, 0, 8)) ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值