PCB设计每日十问—高频、差分、布线汇总

一、如何选择 PCB 板材？

选择 PCB 板材需在设计需求、可量产性与成本间取得平衡。设计需求包括电气和机构两部分，高速 PCB 设计（大于 GHz 频率）时材质问题尤为重要。如常用 FR-4 材质在高频下介质损耗可能影响信号衰减。电气方面要关注介电常数和介质损耗在设计频率下是否适用。

二、如何避免高频干扰？

避免高频干扰主要是降低高频信号电磁场干扰即串扰。可拉大高速与模拟信号间距，或在模拟信号旁加 ground guard/shunt traces，同时注意数字地对模拟地的噪声干扰。

三、高速设计中如何解决信号完整性问题？

信号完整性主要是阻抗匹配问题，受信号源架构与输出阻抗、走线特性阻抗、负载端特性及走线拓扑架构等因素影响，可通过端接和调整走线拓扑解决。

• 差分布线方式如何实现？

差分对布线需注意两条线长度尽量一致，间距（由差分阻抗决定）保持不变且平行。平行方式有走在同一走线层或上下相邻两层，通常前者实现方式较多。

五、只有一个输出端的时钟信号线能差分布线吗？

差分布线需信号源和接收端都是差分信号才有意义，只有一个输出端的时钟信号无法差分布线。

六、接收端差分线对之间可加匹配电阻吗？

接收端差分线对间通常加匹配电阻，其值应等于差分阻抗，可改善信号质量。

七、为何差分对的布线要靠近且平行？

适当靠近是因间距影响差分阻抗值，此为设计差分对重要参数。平行是为保持差分阻抗一致性，否则会影响信号完整性和时间延迟。

八、如何处理实际布线中的理论冲突问题？

模 / 数地分割隔离通常是对的，但要注意信号走线不跨分割处，且不让电源和信号回流电流路径变大。晶振要靠近芯片，因易受干扰。高速布线与 EMI 有冲突时，先通过走线和 PCB 迭层技巧解决或减少 EMI 问题，最后再用电阻电容或 ferrite bead，避免影响信号电气特性。

九、如何解决高速信号手工布线和自动布线的矛盾？

选择绕线引擎能力强的布线软件，其自动布线器可通过设定约束条件控制绕线方式和过孔数目，影响自动布线结果符合设计者想法及手动调整布线难易。

十、关于 test coupon。

test coupon 用于以 TDR 测量 PCB 特性阻抗是否满足设计需求，包括单根线和差分对情况，其走线线宽、线距与所控制的线一致，且要注意测量时接地点位置，减少接地引线电感值。