- 博客(15)
- 收藏
- 关注
RSS订阅原创 ZYNQ调试UART模块问题记录-与解决方法
1、功能描述使用ZYNQ纯逻辑端（PL端）实现UART功能，上位机下发数据，ZYNQ将接收到的数据发送回给上位机，检查下发和回传的数据是否一致，用于测试程序是否正确，每次只发一次数据。2、遇到问题描述接收到的数据能够正常回传至上位机，但是偶尔会多回传多一个数据，且是没有循环无规律性。比如：上位机下发0x0F，正常情况下RX模块接收到0x0F，RX模块将0x0F给TX模块，TX模块将0x0F发送给上位机。上位机接收到0x0F，有时候还会多接收到一个数据0xFF，也就是TX模块误传回多一个数据0xFF。
2021-04-14 23:39:39
1294
原创 Breating
Breating一．介绍呼吸灯也是点灯的一种，呼吸灯是由亮逐渐变暗再由暗逐渐变亮，原理十分简单，调节占空比，具体原理看波形图：二．C参考代码三．verilog代码四．ISE操作创建工程步骤：New Project ->工程名，路径 -> 芯片，设备，速度等级 -> 完成；绑定管脚：选中芯片右键New Source -> 选择UCF，名字，存放路径 -> 完成；绑定管脚模板：五．总结电路通常由组合逻辑和时序逻辑构成assign and always；
2020-09-07 14:28:11
366
原创 ZYNQ-CPU-Intrrupt
ZYNQ-CPU-Intrrupt一．简介ZYNQ有两颗Cortex-A9核心，每颗CPU可以自己中断自己也能CPU0中断CPU1，反之一样，上一章讲解了通过访问变量的方式让两颗CPU交互起来，虽然能够交互，但是不够方便，所以本文所介绍的是如何使用软件中断。下图为软件中断序号 。二．硬件搭建本章节和上一篇文章的硬件环境是一样的没有任何改动。三．软件设计CPU自我中断参考程序 。CPU核间中断，要让两颗CPU同时运行起来要创建FSBL文件并修改主程序参考Double-CPU章节，以及设置
2020-08-25 23:27:47
281
原创 ZYNQ-Double-CPU
ZYNQ-Double-CPU一．简介多核处理器基本分为两种结构：同构多核架构和异构多核架构，同构多核处理器是指处理器在结构上是相同的，而异构处理器是指在结构上不相同。同构多核架构相比异构多核架构在硬件核软件上设计较为简单，通用性高，在某些特定场合下使用异构架构专用硬件加速硬核性能会更高，ZYNQ则是将同构核异构两种架构融合在一起，可以是同构也可以是异构，同构是因为两颗Cortex-A9处理器结构上相同，异构则是ZYNQ芯片包含可编程逻辑单元（PL）让ZYNQ变成异构多核系统，同时有较高的通用性能。多
2020-08-23 22:23:52
690
原创 ZYNQ-GPIO-Interrupt
ZYNQ-GPIO-Interrupt一．ZYNQ中断介绍中断是一种当满足要求的突发事件时通知CPU处理的信号，中断可以由硬件或软件，内部或外部产生，对于软件而言，中断是一种异步事件，轮询所产生的中断是同步事件，ZYNQ中断共有三种分别为私有中断，共享中断和软件中断中断系统框图：每个中断源都有独立的ID，例如这次用到的是GPIO中断IRQ_ID则是52所有的中断请求，无论是私有中断，共享中断，软件中断都分配了一个唯一的ID，该ID用来中断控制器的仲裁，如果有两个优先级相同中断同时到达，那么具有最
2020-08-21 18:25:11
713
1
原创 ZYNQ-GPIO
ZYNQ-GPIO一．简介ZYNQ引脚分为MIO和EMIO两中，MIO为PS端由ARM控制，EMIO为PL端由FPGA控制。MIO共有54个引脚，MIO引脚集中在Bank0和Bank1，功能基本都是固定了，例如选中SD0就会用到40-45五个引脚这是用到PS端的引脚，而PL端则有64个引脚集中在Bank2，Bank3，功能未固定做什么都行。二．硬件搭建和前面文章一样把SD0，Uart0打开配置DDR，LVCMOS1.8V，勾选GPIO选择EMIO，把所有引脚Make External，保存创建顶层
2020-08-20 16:13:13
718
2
原创 ZYNQ-IIC
ZYNQ-IIC一．IIC协议简介IIC总线协议只需要两根线（SCL和SDA）就能完成通信和UART不同，UART需要设置波特率IIC不需要，IIC时钟速率：最大400K，一般不用这么高的频率，通常标准100K即可。IIC发送数据顺序是‘先发送高位再发送低位’，当然对于FPGA来讲先发高位或低位都无所谓，FPGA可以自定义，一般都是先高后低，需要了解以下几点‘从机地址’，‘寄存器地址’。IIC时序，0为写，1为读二．环境搭建添加ZYNQ，双击ZYNQ进行内部配置把PS-PL Configur
2020-08-19 18:08:38
2979
4
原创 ZYNQ-Hello world
Hello world友情提示：页面比较长，但是步骤十分详细。由于第一个工程所以比较细，后面的文章会省略掉前面的步骤，直接从创建子系统开始写作（暂且称为作品，其实挺差的）一．创建项目点击Create Project，创建一个项目点击Next项目名称尽量和所作的任务一致，方便一眼就能看出是什么两处默认是勾选，若没有勾选就请勾选上搜索相对应芯片例如使用是xc7z020clg400-1点击Finish，项目创建完成二．环境搭建点击Create Block Design 创建一个子系
2020-08-19 13:38:55
553
原创 vivado软件安装教程
vivado软件安装教程一．需要准备软件准备好vivado2018.2软件，没有就去xilinx官网下载二．安装步骤本次安装教程是windows平台打开下载好的vivado文件，双击xsetup.exe，弹出安装窗口,点击Next勾选三个 I Agree,点击Next选择vivado HL System Edition，点击Next注意观察SDK有没有勾选上，如果没有一定要勾选上，包括ZYNQ芯片也要勾选千万别漏否则重新安装，点击Next设置软件安装路径，记住安装路径可以不安装在C盘但
2020-08-18 22:06:50
29036
4
原创 IIC接口参考代码
/*******************************************************************************Copyright © 2009 - 2014 Xilinx, Inc. All rights reserved.Permission is hereby granted, free of charge, to any person obtaining a copyof this software and associated docu
2020-05-27 13:49:53
565
原创 vivado-IIC的使用
IIC接口的使用 IIC是采用两线制通信方式，只有CLK和SDA，传输速率在400k/s以下。 本次设计一共分为两部分，一是硬件设计（vivado部分），二是软件设计（SDK部分）。 温度传感器的使用：通过IIC接口先发送从机的地址再发送读取温度指令。第一步硬件设计1.打开vivado软件并创建工程2.修改工程名以及工程文件存放位置，点击Next3.勾选此处，点机Next4.添加芯片型号，双击选择型号，点击Finish 5.创建设计6.设计名称默认即可7.添加芯片输入ZYNQ
2020-05-27 13:43:55
5201
1
原创 FPGA(UART接口)
异步串口通信UART和RS232Uart：全称叫做通用异步收发传输器。Uart能将多比特数据转换成单比特数据或则将单比特数据转换成多比特数据。通信方式RX：发送，TX：接收，数据从低到高发送，接收从低到高接收。uart是一种穿行数据总线，用于异步通信，uart能单向通信，双向同行和全双工同行(一边发送，一边接受互不干涉)。波特率波特率是传送数据速率指标，单位时间内载波变化...
2020-03-19 23:49:47
903
原创 modelsim10.7遇到LM_LICENSE_FILE问题，成功解决运行OK
运行modelsim10.7遇到LM_LICENSE_FILE问题打开modelsim弹出以下窗口，提示LM_LICENSE_FILE环境变量设置有问题遇到这个问题卸载软件重装都是解决不了的，必须得把这变量添加好来才行。解决方案如下1.第一步：按照正常步骤将破解文件复制到指定目录下和添加破解环境变量及变量值。第二步：新建环境变量，变量名LM_LICENSE_FILE，变量值是patc...
2020-03-03 15:50:16
8959
4
原创 FPGA(SDRAM_init_set)
SDRAM_initSDRAM芯片各引脚及功能SDRAM常使用的命令SDRAM芯片内部状态转移图注：1-粗线为自动跳转。2-细线为手动跳转开始配置SDRAM上电后需要保持100us的延时时间，并且在这段时间内不允许做任何操作，也就是说这段期间内需要给SDRAM发送NOP( No operation )空操作命令。在100us延时过后，需要给出Percharge(预...
2020-03-02 00:15:51
402
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人