jack_lu_0321的博客

ZYNQ-CPU-Intrrupt一．简介ZYNQ有两颗Cortex-A9核心，每颗CPU可以自己中断自己也能CPU0中断CPU1，反之一样，上一章讲解了通过访问变量的方式让两颗CPU交互起来，虽然能够交互，但是不够方便，所以本文所介绍的是如何使用软件中断。下图为软件中断序号 。二．硬件搭建本章节和上一篇文章的硬件环境是一样的没有任何改动。三．软件设计CPU自我中断参考程序 。CPU核间中断，要让两颗CPU同时运行起来要创建FSBL文件并修改主程序参考Double-CPU章节，以及设置

ZYNQ-Double-CPU一．简介多核处理器基本分为两种结构：同构多核架构和异构多核架构，同构多核处理器是指处理器在结构上是相同的，而异构处理器是指在结构上不相同。同构多核架构相比异构多核架构在硬件核软件上设计较为简单，通用性高，在某些特定场合下使用异构架构专用硬件加速硬核性能会更高，ZYNQ则是将同构核异构两种架构融合在一起，可以是同构也可以是异构，同构是因为两颗Cortex-A9处理器结构上相同，异构则是ZYNQ芯片包含可编程逻辑单元（PL）让ZYNQ变成异构多核系统，同时有较高的通用性能。多

ZYNQ-GPIO-Interrupt一．ZYNQ中断介绍中断是一种当满足要求的突发事件时通知CPU处理的信号，中断可以由硬件或软件，内部或外部产生，对于软件而言，中断是一种异步事件，轮询所产生的中断是同步事件，ZYNQ中断共有三种分别为私有中断，共享中断和软件中断中断系统框图：每个中断源都有独立的ID，例如这次用到的是GPIO中断IRQ_ID则是52所有的中断请求，无论是私有中断，共享中断，软件中断都分配了一个唯一的ID，该ID用来中断控制器的仲裁，如果有两个优先级相同中断同时到达，那么具有最

ZYNQ-GPIO一．简介ZYNQ引脚分为MIO和EMIO两中，MIO为PS端由ARM控制，EMIO为PL端由FPGA控制。MIO共有54个引脚，MIO引脚集中在Bank0和Bank1，功能基本都是固定了，例如选中SD0就会用到40-45五个引脚这是用到PS端的引脚，而PL端则有64个引脚集中在Bank2，Bank3，功能未固定做什么都行。二．硬件搭建和前面文章一样把SD0，Uart0打开配置DDR，LVCMOS1.8V，勾选GPIO选择EMIO，把所有引脚Make External，保存创建顶层

ZYNQ-IIC一．IIC协议简介IIC总线协议只需要两根线（SCL和SDA）就能完成通信和UART不同，UART需要设置波特率IIC不需要，IIC时钟速率：最大400K，一般不用这么高的频率，通常标准100K即可。IIC发送数据顺序是‘先发送高位再发送低位’，当然对于FPGA来讲先发高位或低位都无所谓，FPGA可以自定义，一般都是先高后低，需要了解以下几点‘从机地址’，‘寄存器地址’。IIC时序，0为写，1为读二．环境搭建添加ZYNQ，双击ZYNQ进行内部配置把PS-PL Configur

Hello world友情提示：页面比较长，但是步骤十分详细。由于第一个工程所以比较细，后面的文章会省略掉前面的步骤，直接从创建子系统开始写作（暂且称为作品，其实挺差的）一．创建项目点击Create Project，创建一个项目点击Next项目名称尽量和所作的任务一致，方便一眼就能看出是什么两处默认是勾选，若没有勾选就请勾选上搜索相对应芯片例如使用是xc7z020clg400-1点击Finish，项目创建完成二．环境搭建点击Create Block Design 创建一个子系

/*******************************************************************************Copyright © 2009 - 2014 Xilinx, Inc. All rights reserved.Permission is hereby granted, free of charge, to any person obtaining a copyof this software and associated docu

IIC接口的使用 IIC是采用两线制通信方式，只有CLK和SDA，传输速率在400k/s以下。 本次设计一共分为两部分，一是硬件设计（vivado部分），二是软件设计（SDK部分）。 温度传感器的使用：通过IIC接口先发送从机的地址再发送读取温度指令。第一步硬件设计1.打开vivado软件并创建工程2.修改工程名以及工程文件存放位置，点击Next3.勾选此处，点机Next4.添加芯片型号，双击选择型号，点击Finish 5.创建设计6.设计名称默认即可7.添加芯片输入ZYNQ