DDR4 spec Q&A part1

Q1: 什么是DDR内存中的Bank Group？它在DDR4中如何实现？

A1: Bank Group是DDR4中引入的一种组织结构，它将多个Bank分组管理。在DDR4中，x4和x8配置有4个Bank Group(通过BG0~BG1寻址)，而x16配置则有2个Bank Group(仅通过BG0寻址)。每个Bank Group内部包含多个Bank(通过BA0~BA1寻址)，这种层次化设计可以提高内存访问的并行性和整体性能。

Q2: DDR4 SDRAM的数据总线宽度与Page size有什么关系？

A2: DDR4 SDRAM的数据总线宽度与Page size呈正比关系：x4配置的Page size为512B，x8配置的Page size为1KB，x16配置的Page size为2KB。这是因为Page size等于数据总线宽度乘以突发长度，更宽的数据总线能够在每个时钟周期传输更多数据，因此具有相同列地址数的情况下，更宽的数据总线会产生更大的Page size。

Q3: 什么是DDP(Dual Die Package)，它如何实现Single Rank x16配置？

A3: DDP(Dual Die Package)是一种将两个独立的芯片封装在同一个物理封装中的技术。对于Single Rank x16 DDP，它是通过将两个x8设备并联连接实现的，目的是在x16的物理占用空间内放置两个x8设备。这两个x8设备共享大多数控制信号(如CS_n、CK_t/CK_c、CKE、ODT等)，但具有独立的数据路径(DQ、DQS、DM)。除非特别说明，SR x16 DDP的功能、操作和时序与单片x8设备相同。

Q4: DDR4 SDRAM中CK_t和CK_c信号的作用是什么？

A4: CK_t和CK_c是差分时钟输入信号。所有地址和控制输入信号都在CK_t的正边沿和CK_c的负边沿交叉点采样。这种差分时钟设计可以提高信号完整性和时序精度，减少电磁干扰，使DDR4能够在更高的频率下可靠运行。

Q5: DDR4 SDRAM中的CKE信号有什么功能？低电平和高电平分别表示什么状态？

A5: CKE(Clock Enable)信号用于激活或停用内部时钟信号以及设备的输入缓冲器和输出驱动器。CKE高电平表示激活状态，允许正常操作；CKE低电平则导致Precharge Power-Down和Self-Refresh操作(所有bank空闲)，或Active Power-Down(任何bank中有行处