Verilog语言基础学习（侧重于设计用的语法） 前言 提示：以下是本篇文章正文内容，下面案例可供参考 一、硬件 所以，在设计代码中，一般不使用除法和求余。在算法中会想各种办法来避免除法和求余操作。 因此在数字信号处理、通信、图像处理中会发现有大量的乘法、加减法等，却很少看到除法和求余运 算。但在仿真测试中是可以使用除法和求余的，因为其只是用于仿真测试而不用综合成电路，自然也 就不需要关心占用多少资源了。 总结
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
