- 博客(31)
- 收藏
- 关注
RSS订阅原创 第三章 微机原理概要
在计算机科学中，FIFO通常用于描述一种数据结构或算法，其中最先进入的数据或指令会最先被处理或输出。这种机制广泛应用于各种系统中，以确保数据或指令按照它们进入的顺序进行处理。
2025-04-02 11:00:55
125
原创 第二章 基本电路单元原理
目录一、基本组合电路单元（combination cell）二、组合逻辑延时因素三、基本时序电路单元（sequential cell）四、寄存器（DFF）setup/hold五、驱动能力（driven strength）
2025-03-31 14:20:56
196
原创 第二章 CMOS晶体管原理
目录1. PN结2. n/pMOS3. 反向器 随着工艺发展，器件缩小，SiO2层减小，导致漏电，影响器件性能和功耗。 下降的幅度与快慢会影响器件的延迟大小
2025-03-31 13:07:49
103
原创 第十一章 VGA显示图片(还不会)
clk ,rst_n ,lcd_hs ,lcd_vs ,lcd_rgb//输入信号定义input clk;//输出信号定义//输出信号reg定义reg hys;reg vys;//中间信号定义reg cnt0;if(!cnt0 <= 0;cnt1 <= 0;elseendend。
2025-03-29 21:19:59
936
原创 第十章 VGA显示圆
clk ,rst_n ,lcd_hs ,lcd_vs ,lcd_rgb//输入信号定义input clk;//输出信号定义//输出信号reg定义reg hys;reg vys;//中间信号定义reg cnt0;if(!cnt0 <= 0;cnt1 <= 0;cnt2 <= 0;
2025-03-29 18:06:42
668
原创 第九章 VGA显示矩阵
VGA的显示背景与原理在上一章“VGA显示颜色”的案例分享中已经有了比较详细的解释，这 里就不再进行展开讲解，如果还有不理解的读者朋友可以回到上一章中的项目背景部分进行阅读学习 上一章实现了VGA显示颜色的设计，这一章中将进行更高一级的设计学习——VGA显示矩阵图 像。按照至简设计法的思路，在进行设计之前首先明确设计目标。明确了设计目标后，后续的每一步 操作都是围绕设计目标进行展开。如果没有牢记设计目标就开始动手进行实践操作，最终的作品也是 东拼西凑的产物，一旦在设计过程中出现了问题就需要花费
2025-03-29 13:25:11
917
原创 第一章 EDA技术概述
EDA：Electronic Design Automation :电子设计自动化应用场所：IC设计制造 ：FPGA/CPLD应用 ：PCB（印制电路板）设计FPGA：Field Programmable Gate Array （现场可编程门阵列）CPLD：Complex Programmable Logic Device （复杂可编程逻辑器件）ASIC：Application Specific Intergrated Circuit （
2025-03-28 16:29:56
657
原创 第八章 VGA显示颜色
Video Graphics Array（VGA）视频图形阵列是IBM公司在1987年随着PS/2一起推出的使用 模拟信号的一种视频传输标准。其在当时具有分辨率高、显示速率快、颜色丰富等优点，因而在彩色 显示器领域得到了广泛的应用。虽然对于现今的个人电脑市场来说该标准已经十分过时，但VGA仍 然是众多制造商所共同支持的一个标准。在加载自己的独特驱动程序之前，个人电脑都必须支持VG A的标准。例如，微软Windows系列产品的开机画面仍然使用VGA显示模式，这也说明该标准在显 示标准中的重要性和兼容性。
2025-03-28 14:02:24
932
原创 第七章 数字时钟
一、项目背景数字时钟是采用数字电路技术实现时、分、秒计时显示的装置，可以用数字同时显示时，分，秒 的精确时间并实现准确校时，具备体积小、重量轻、抗干扰能力强、对环境要求高、高精确性、容易 开发等特性。与传统表盘式机械时钟相比，数字时钟具有更高的准确性和直观性，由于没有机械装置， 其使用寿命更长。本设计基于 FPGA 开发板的数码管功能进行数字时钟的设计，在前面章节中已经 详细讲解了数码管的工作原理，这里就不再进行赘述，有需要详细学习可以回到前面章节进行学习。
2025-03-27 14:00:46
939
原创 第六章 秒表功能
接下来需要将module补充完整，首先来定义信号类型。reg和wire的判断很容易搞不清楚总会 有多余的联想，比如认为reg就是寄存器，wire是线；或者认为reg会综合成寄存器，wire不会综合 成寄存器。但是这些其实和reg型还是wire型都并无关系，在信号类型的判断时不需要做任何的联 想，只要记住一个规则“用always实现的是reg型，其他都是wire型”就可以了。
2025-03-26 19:13:19
835
原创 第五章 数码管动态扫描
clk ,rst_n ,seg_sel,seg_ment//参数定义//输入信号定义input clk;//输出信号定义//位选//段选（不考虑h段）//输出信号reg定义//中间信号定义//计算1秒的时间if(!cnt0 <= 0;elseendend//计算1秒的次数if(!cnt1 <= 0;
2025-03-26 13:42:06
850
原创 第四章 串口通信
一、下面需要将module补充完整，首先来定义信号类型。reg和wire的判断很容易搞不清楚总会有 其余的联想，比如认为reg就是寄存器，wire是线；或者认为reg的会综合成寄存器，wire不会综合 成寄存器。但是这些其实和reg型还是wire型都是没有关系的，因此在信号类型判断时不需要做任 何的联想，只要记住一个规则“用always实现的是reg型，其他都是wire型”就可以了。cnt0是用always产生的信号，因此类型为reg。
2025-03-25 10:21:34
107
原创 第三章 PWM呼吸灯
一、项目背景随着照明领域需求的不断扩大，LED技术也在迅速发展，其控制方式也越来越多样化，可以产生 多样的视觉效果。相较于只具备“开”“关”功能的传统LED照明，能够实现从0到100%灯光亮 度调节的LED灯在家装灯饰、舞美灯光等领域的需求更为突出。这种灯的灯光亮度可以通过调节控制由高到低的逐渐变化，像是人在呼吸一般，因而被称作呼吸 灯。呼吸分为两个过程，一个是“呼”，一个是“吸”。而所谓的“呼吸灯”就是将人的呼吸频率通 过光的强弱表现出来，其被广泛应用于手机上，并成为各大品牌手机的卖点之一。
2025-03-24 20:45:39
818
原创 第二章 4位闪烁灯
下面需要将module补充完整，首先要做的是定义信号的类型。在这里再次强调，在进行reg和 wire类型判断的时候，总会有多余的联想，比如认为reg就是寄存器，wire是线；或者认为reg类型 会综合成寄存器，wire类型不会综合成寄存器。实际上这些与信号是reg型还是wire型都没有关系。至简设计法建议不要进行任何联想，只遵从一个规则：“用always实现的是reg型，其他都是wire 型”。clk ,rst_n ,led0 ,led1 ,led2 ,led3//输入信号定义。
2025-03-24 18:25:17
954
原创 1位闪烁灯设计
发光二极管（Light Emitting Diode,LED）是一种能够将电能转化为可见光的固态半导体器件， 其核心是一个整个被环氧树脂封装起来的半导体晶片。晶片的一端附在一个支架上为负极，另一端连 接电源为正极。提示：以下是本篇文章正文内容，下面案例可供参考cnt0是用always产生的信号，因此类型为reg。根据前文计算可知cnt0计数的最大值为500_ 000_000，根据至简设计法的实用技巧，打开计算器后在程序员模式十进制下输入500_000_000， 如下图所示。可以看出，信号的位宽为29。
2025-03-21 13:55:35
871
原创 第二章 模板演示
本章主要介绍在gvim上如何快速使用各种模板。以位宽为 8 的输入信号为例，在编辑模式下输入“Input8”，注意首字母“I”需要大写。以位宽为16的输出信号为例，在编辑模式下输入“Output16”，注意首字母“O”需要大写。
2025-03-20 15:29:21
930
原创 第十三章 功能描述-时序逻辑
为了教学的方便代码统一采用异步时钟逻辑，建议同学们都采用此结构，这样设计时只需考虑是 用时序逻辑还是组合逻辑结构来进行代码编写即可。在实际工作中请遵从公司的相应规范进行代码设计。
2025-03-19 20:34:07
190
原创 第十二章 拼接运算符
例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
2025-03-19 20:09:35
149
原创 第十一章 条件运算符
If 语句具有优先级，当if下的条件不满足时才执行else后面的部分。而case语句是并行的，没 有优先级，这在两者综合出来的 RTL 视图中可以明显的观察出来。但由于现在的仿真和综合工具已 经足够强大，最后综合后的结果if..else...与case...语句其实并无不同，只不过是两种不同的实现方式 而已，因此基本上不用考虑这两者间的区别。在不影响功能的前提下设计师不需要做局部的优化工作， 例如不需要考虑 if/case 语句的资源耗费差异、不需要考虑优化电路。
2025-03-19 20:07:16
237
原创 第九章 关系运算符
一、综述关系运算符有：：>（大于）、=（不小于）、<=（不大于）、== （逻辑相等）和！ = （逻辑不等）。关系操作符的结果为真（1）或假（0）。如果操作数中有一位为x或z，那么结果为x。例：23 > 45 ：结果为假（0 ）。52 < 8'hxFF：结果为x 。如果操作数长度不同，长度较短的操作数在最重要的位方向（左方）添0 补齐。例如：'b1000 > = 'b01110 等价于：'b01000 > = 'b01110，结果为假（0）。在逻辑相等与不等的比较中，只要一个操作数含有x 或z，比较结果为未知
2025-03-19 19:15:55
177
原创 第九章 按位逻辑运算符
在Verilog HDL语言中有下面几种按位运算符：~（一元非）：（相当于非门运算）&（二元与）：（相当于与门运算）|（二元或）：（相当于或门运算）^（二元异或）：（相当于异或门运算）1.逻辑运算符和位运算符有什么区别呢？将逻辑与“&&”和按位与“&”进行对比可以看出，逻辑与运算符的运算只有逻辑真或逻辑假两 种结果，即1或0；而“&”是位运算符，用于两个多位宽数据操作。对于位运算符操作，两个数按 位进行相与、相或或者非。
2025-03-19 19:09:29
156
原创 第八章 逻辑运算符
一、硬件演示在Verilog HDL 语言中存在3种逻辑运算符，它们分别是：（1）&& 逻辑与；（2） | | 逻辑或；（3）!逻辑非。先！，再算数运算符，再 && 和 ||。2.
2025-03-19 18:38:43
195
原创 第七章、经验总结
一、1. 根据“人的常识”，预计结果的最大最小值，从而确定结果的信号位宽。2. 将加数、减数等数据，位宽扩展成结果位宽一致。3. 按二进制加减法进行计算。t=P1C7t=P1C7Verilog语言基础学习（侧重于设计用的语法）https://blog.youkuaiyun.com/hjh12138/category_12922686.html。
2025-03-19 17:15:39
294
原创 第六章、算术运算符
所以，在设计代码中，一般不使用除法和求余。在算法中会想各种办法来避免除法和求余操作。 因此在数字信号处理、通信、图像处理中会发现有大量的乘法、加减法等，却很少看到除法和求余运 算。但在仿真测试中是可以使用除法和求余的，因为其只是用于仿真测试而不用综合成电路，自然也 就不需要关心占用多少资源了。
2025-03-19 16:57:51
146
原创 第五章：数字进制
数字进制一、数字表示方式常用格式：<位宽>’<基数><数值>，如4’b1011 （四位 二进制 1011）位宽（可选）基数（十进制可以不写）数值（得符合基数“进制”）X态：称之为不定态，其常用于判断条件，从而告诉综合工具设计者不关心它的电平是多少，是 0还是1都可以。但建议所有信号都不应该处于不定态，写清楚其是0 还是1，不要给设计添加“思考”的麻烦。Z 态：一般称之为高阻态，表示设计者不驱动这个信号（既不给0也不给1），通常用于三态门 接口当中。建议各位在进行设计时不要在FPGA内部使用高阻态“z”，因为
2025-03-19 16:51:20
166
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人