Verilog语言基础学习（侧重于设计用的语法） 目录 Verilog语言基础学习（侧重于设计用的语法） 前言 一、assign语句 二、always语句 编辑 三、组合逻辑 四、设计注意 总结 前言 一、assign语句 每个assign是独立的。 二、always语句 敏感事件只要发生改变就会发生改变 三、组合逻辑 四、设计注意 总结
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
