1.Tools-IP Catalog,右边查询栏搜索选择IP。
2.编辑IP 参数,entity即为生成的模块实体。
Performance中可设置器件工作频率。
3.Generate HDL,并生成对应的文件目录。
4.往project里加入.qip文件(即生成的可综合IP)和.sip文件(仿真相关)。
文件路径如图所示。
5.Assignments-settings中设置IP关联库的路径。
6.使用方法:用该模块实体名(第2步中设置)可以在verilog中实例化一个模块,也可以在顶层原理图中拖入一个.bsf符号来实例化。