工作中的感悟随时分享

一直在想，如何能够更即时地将自己在工作中的感悟分享出去，以便帮助更多的人呢？我准备增加一个干货笔记的栏目，分享一下工作中有价值的知识点。当然，这些知识点肯定比较分散，不系统，更适合有一定基础的工程师阅读。不过，这样的方式胜在及时。平时积累知识，积累到一定程度再做个总结，将这些知识系统化。

以下是近期的几个知识点的总结：

芯片签核时clock uncertainty的设置：如果是台积电的文档的话，会说得比较明白，setup uncertainty除了建议值之外，还会要求客户加上clock jitter。clock jiter则需要看pll的文档。有些foundry的signoff guide没有要求客户加上clock jitter，那么是不是就不需要加了呢？不是的，有可能foundry认为这个属于常识，就没有写出来。假设clock jitter做得很差，signoff guide建议的uncertainty是不可能包含这部分的值的。

对于小公司来说，signoff guide是进行最后签核唯一根据。大公司由于有多次流片以及量产的数据，可以提炼出自己的签核标准。在保证足够的良率的情况下，其签核标准可能比founry提供的更松。这样的好处是，能够让自己的产品更有竞争力。这些放松是有一定的条件的。是不是说严格按照foundry提供的标准就能保证足够的良率呢？非也，虽然foundry的标准会覆盖绝大部分类型的客户，导致这个标准偏保守，但是，如果设计比较差的话，这个标准也并不能保证足够高的良率。简而言之，大厂通过设计上的改进来保证自己的良率，以至于可以降低signoff标准。

transition一般是clock period的1/6, clock transition是data period的1/3。如果transition在最后阶段难以满足签核标准时，这个是个放松的依据。

有些foundry给pr的tech file写得实在是烂。当PR工具中没有drc，而最后做pv的时候，发现数以万计的drc的时候，需要考虑自己修改tech file。这就给后端工程师提出了更高的要求。tech file（或者tech lef）没有所谓的golden，是可以根据需要修改的。最终的目的是通过signoff工具的检验。

最后一个知识点，为了保持知识有一定的稀缺性，改为付费。这个知识对于多数工程师来说，价值不大，但是对于大规模量产的芯片来说，则有较高的价值。请大家根据自己的需要谨慎选择是否付费。