全加器门级（结构级），数据流，行为级实现

最新推荐文章于 2025-02-09 13:19:05 发布

原创

最新推荐文章于 2025-02-09 13:19:05 发布 · 1.8k 阅读

9 ·

CC 4.0 BY-SA版权

文章标签：

#verilog #全加器

本文详细介绍了1位全加器的门级结构实现，通过逻辑门操作实现加法，并与行为级实现进行比较，展示了从电路级到高级抽象的不同实现方式。随后，扩展到4位全加器，分别展示了门级、数据流和行为级的实现，便于理解不同层次的电路设计。

1位全加器，门结构实现：

module top_module ();
    reg clk=0;
    always #5 clk = ~clk;  // Create clock with period=10
    initial `probe_start;   // Start the timing diagram

    `probe(clk);        // Probe signal "clk"

    // A testbench
    reg ain,bin,cin;
    initial begin
        ain=0;
        bin=0;
        cin=0;
        #5 ain=1;
           bin=1;
        #5 ain=0;
           bin=0;
        #5 ain=1;
           cin=1;
        #5 bin=1;
        #60 $finish;            // Quit the simulation
    end
    full_add add(.ain(ain),.bin(bin),.cin(cin));  // Sub-modules work too.
endmodule
module  full_add(input ain,bin,cin,output sum,count);
    wire m1,m2,m3;
    wire s1;
    and (m1,ain,bin),
        (m2,ain,cin),
        (m3,bin,cin);
    xor (sum,ain,bin,cin);
    or  (count,m1,m2,m3);
    `probe(sum);
    `probe(ain);
    `probe(bin);
    `probe(cin);
    `probe(count);
endmodule

结果：

1位全加器数据流实现：

module top_module ();
    reg clk=0;
    always #5 clk = ~clk;  // Create clock with period=10
    initial `probe_start;   // Start the timing diagram

    `probe(clk);        // Probe signal "clk"

    // A testben

最低0.47元/天解锁文章