POJ 1422 Air Raid(匈牙利算法—最小路径覆盖)

本文探讨了最小路径覆盖问题的解决方案,通过将问题转化为二分图模型,并利用最大匹配算法求解,详细解释了算法实现过程及其实例应用。

题目链接:POJ 1422 Air Raid

给一个DAG,要在这个图上放一些伞兵,伞兵可以降落在任何一个点,可以走到任何一个点,要求一个点只能被一个伞兵走过。可以转化为最小路径覆盖问题。

最小路径覆盖:用尽量少的不相交简单路径(连着n条边)覆盖有向无环图G的所有结点,且任何一个顶点有且只有一条路径与之关联;(如果把这些路径中的每条路径从它的起始点走到它的终点,那么恰好可以经过图中的每个顶点一次且仅一次);解决此类问题可以建立一个二分图模型。把所有顶点i拆成两个:X结点集中的i和Y结点集中的i',如果有边i->j,则在二分图中引入边i->j',设二分图最大匹配为m,则结果就是n-m。

#include <iostream>
#include <cstdio>
#include <cstring>

using namespace std;

const int MAX_N = 120 + 10;

bool _map[MAX_N][MAX_N], vis[MAX_N];
int link[MAX_N], n, k;;

bool dfs(int u)
{
    for(int i = 1; i <= n; i++)
    {
        if(!vis[i] && _map[u][i])
        {
            vis[i] = true;
            if(link[i] == -1 || dfs(link[i]))
            {
                link[i] = u;
                return true;
            }
        }
    }
    return false;
}

int MaxMatch()
{
    int num = 0;
    memset(link, -1, sizeof(link));
    for(int i = 1; i <= n; i++)
    {
        memset(vis, 0, sizeof(vis));
        if(dfs(i))
            num++;
    }
    return num;
}
int main()
{
    int T;
    scanf("%d", &T);
    while(T--)
    {
        memset(_map, 0, sizeof(_map));
        int u, v;
        scanf("%d%d", &n, &k);
        for(int i = 0; i < k; i++)
        {
            scanf("%d%d", &u, &v);
            _map[u][v] = 1;
        }
        printf("%d\n", n - MaxMatch());
    }
    return 0;
}



下载前必看:https://renmaiwang.cn/s/bvbfw Verilog设计_串并转换 / 移位寄存器实现了一种串并转换的功能,其核心原理在于移位寄存器的运用。 这里详细展示了串转并以及并转串两种不同的设计方案。 每一种转换模式都设有专属的使能信号,同时并行输出数据的格式提供了两种选择:最低有效位优先(lsb)和最高有效位优先(msb)。 串并转换技术主要应用于串行传输与并行传输这两种数据传输模式之间的相互转换,而移位寄存器是达成这一目标的常用工具,能够支持并行及串行的数据输入与输出操作。 这些移位寄存器通常被设定为“串行输入、并行输出”(SIPO)或“并行输入、串行输出”(PISO)两种工作模式。 在串行数据输出的过程中,构成数据和字符的码元会按照既定的时间顺序逐位进行传输。 相比之下,并行数据传输则是在同一时刻将固定数量(普遍为8位或16位等)的数据和字符码元同时发送至接收端。 数据输入通常采用串行格式进行。 一旦数据成功输入寄存器,它便可以在所有输出端同时被读取,或者选择逐位移出。 寄存器中的每个触发器均设计为边沿触发类型,并且所有触发器均以特定的时钟频率协同工作。 对于每一个输入位而言,它需要经过N个时钟周期才能最终在N个输出端呈现,从而完成并行输出。 值得注意的是,在串行加载数据期间,并行输出端的数据状态应保持稳定。 数据输入则采用并行格式。 在将数据写入寄存器的操作过程中,写/移位控制线必须暂时处于非工作状态;而一旦需要执行移位操作,控制线便会变为激活状态,并且寄存器会被锁定以保持当前状态。 只要时钟周期数不超过输入数据串的长度,数据输出端Q将按照预定的顺序逐位读出并行数据,并且必须明确区分最低有效位(LSB)和最高有效位(MSB)。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值