飞鹤的程序员人生

当栅极(Gate)和P型衬底接通电源时，因为电场的缘故，P型半导体中的电子都往氧化绝缘层靠近，当绝缘层附近的电子足够多时，两个N型半导体之间的电子通道(N沟道)就形成了，两个N型半导体和中间的电子通道相当于一整个N型半导体。读0和读1会有两个阈值电压，先在栅极施加读0的阈值电压，检测是否导通，如果导通，输出1，结束。擦除之后读，因为浮栅层的电子全部释放回了P型半导体中，这时在控制栅加10V电压，P型半导体中的电子会聚集到N型半导体之间形成电子通道，源极和漏极之间接上电源，会导通，此时表示读到‘1’。

NVM存储器的失效率是如何评估的呢？阿伦尼乌斯公式如何得来的？半导体加速因子又是如何计算的？MTFS计算公式又是如何推导出来的？

PCIe支持不同功能的设备，不同的设备其需要操作的内存大小也不同，为了更方便地实现这一种，BAR(Base Address Registers)产生了。为此，提出了一个新的增强配置访问机制，即将每个功能的配置空间映射到设备的256MB空间中，按4K对齐来分配访问。PCI的256字节信息不够PCIe使用，所以PCIe在此基础上将配置空间扩展到4K字节，如下图中列出了一些主要的扩展寄存器。Capabilities是一组描述PCIe设备功能相关的结构，它是一个链式的结构，一个指向下一个，直到最后。

简介PCIe中有4种复位机制，早期的3种被称为传统复位(Conventional Reset)。传统复位中的前2种又称为基本复位(Fundamental Resets)，分别为冷复位(Cold Reset)，暖复位(Warm Reset)。第3种复位为热复位(Hot Reset)。第4种复位被称为功能级复位(Function Level Reset)，出现在PCIe 2.0规范中。传统复位。

PCIe电源管理详细描述了与PCI总线PM接口规范和高级配置和电源接口（ACPI）兼容的PCIe功耗管理。PCIe定义了对PCI-PM规范的扩展，主要关注链路电源和事件管理。还概述了OnNow计划、ACPI以及Windows操作系统的相关性。

PCI(Peripheral Component Interconnect)，外设组件互连。PCI是一种并口总线标准，对比其之前的其他总线，PCI因其速度快、支持即插即用，中断共享等特性，占领计算机总线标准近20年。随着CPU以及外设的速度要求越来越高，PCI总线愈发显得有心无力。PCI因为是并口，在高速信号传输中，因为信号质量问题，以及信号同步问题，并口解决这些问题的成本高，难以为继。在这个时候，PCI的替代者PCIe出现了。