计算机组成原理实验项目1 基本功能部件 —— 寄存器堆和算术逻辑单元

Reg_File：

Reg_File 原件示意图：

Reg_File实验总的来讲比较简单，其要求实现的操作是在每一次上升沿读取一个地址和一个要求写入的数，如果该地址不为0，且wen信号处于高电平，那么就将该数写入目标地址。实现操作非常的简单，才每个上升沿时判断是否符合写入标准，如果符合，那么写入。在读出的时候，注意特判0位置即可。
波形示意：

上升沿来临，向01写入值，读出是组合逻辑，因此在赋值后直接读出了01写入的值。

访问0号位置，输出为0。

ALU实验详细电路示意图：

ALU实验总体来讲要复杂一些，它包含了几个主要的部分：
最简单的两个部分是求与和或，直接使用|,&运算符即可：

随后的Add、Sub和Slt本质上可以使用一套加法器电路。对于Add，直接使用A+B便可以得到预期的结果。对于减法，则可以考虑使用补码运算，但是值得注意的是进行补码运算所得到的Carryout结果和实际预想到的结果是不一致的：
对于计算A-B：
在补码计算时实际上是：2^{33}+A-B，对于carryout，它此时实际上就是第33位的值，如果其为1，则这代表这A-B\geq0。反之，如果其为0，则这代表A-B<0，这恰好和期望的溢出结果相反，所以在Sub运算和Slt运算中，要对实际运算结果取反。

波形说明：

读入SUB的信号：
$A=0X664D9757=1716361047，B=0X6C2A01BC=1814692284$
A-B自然是小于0的，但是此时$B=$