FPGA设计入门—1位全加器

最新推荐文章于 2025-09-28 21:48:21 发布
原创 最新推荐文章于 2025-09-28 21:48:21 发布 · 2k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文详细介绍了如何在Quartus 13.1环境中，使用CycloneIV EP4CE11529C7芯片设计半加器和全加器。从新建工程、电路设计、元件符号创建，到烧录过程和最终功能演示，为初学者提供了一步到位的开发教程。

目录

环境配置

编程方式为原理图输入，目标芯片为cycloneIVE系列的EP4CE11529C7， 基于Quartus13.1的开发环境

实验过程

在这里插入图片描述
新建工程以后，在电路图中放置两个输入端、两个输出端以及一个AND2的与门和一个XOR或门，并按上图方式连接
将此电路图保存为“half_adder”（半加器）并编译，编译成功才能使用
在这里插入图片描述
选中半加器，在File->Create/Update->Create Symbol Files for Curren Files中将此半加器定义为一个元件符号并存盘，接下来再电路图的工具栏中应该能找到half_adder这一元件
在这里插入图片描述
新建一个电路图，依序放置三个输入端、两个半加器、一个CR2的元件、两个输出端，并按图连接好电线
保存此电路图为full_adder（全加器）并编译，编译完成便可进行下一步烧录
在这里插入图片描述
将FPGA开发板连接好电源和电脑USB借口，开机以后点击quartus里的烧录按钮，出现以下界面
在这里插入图片描述
在Hardware中找到USB-Blaster（如果没有则可能是驱动问题，在计算机->设备管理器->USB-Blaster中手动添加驱动，定位到quartus目录drivers文件夹下的USB-Blaster文件夹）
在这里插入图片描述
最后一步进行烧录，按图上顺序操作以后等待右上角进度条到100%便可在开发板上观察到程序演示

程序演示结果

在这里插入图片描述

在这里插入图片描述
此全加器功能简单，主要是计数功能，当一个输入端为1时，指示灯亮为01（由于这里的引脚绑定，读数要从左往右看）；当两个输入端为1时，指示灯为10；当三个输入端为1时，指示灯11；三个输入端都是0，指示灯00

1位全加器设计—— 原理图与VHDL设计初步
qq_42032327的博客
04-07 4811
文章目录一、 实验背景二、实验过程总结 一、 实验背景 通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法 二、实验过程 实验软件：quartusII 13.0 modelslimse10.2 实验硬件：FPGA开发板Intel DE2-115 实验步骤： 1.打开quartusll13.0的软件，新建一个工程 2.选择合适的开发板类型 3.新建原理图文件： 打开QuartusII,选菜单“File”一“New”，在弹出的“New-”对话框中选择“ Design Files”
FPGA入门——1位全加器设计
qq_43678923的博客
04-07 5361
文章目录一、采用原理图输入完成1位加法器的设计二、采用Verilog编程完成1位加法器的设计 一、采用原理图输入完成1位加法器的设计 创建工程 新建原理图文件 仿真 半加法器仿真 全加法器仿真 设置引脚 下载 结果 二、采用Verilog编程完成1位加法器的设计 创建工程 新建Verilog文件 代码 module full_adder2( input a,b,cin, output reg sum,cout ); reg s1,s2,s3; alw
一位全加器
m0_46201220的博客
07-16 1万+
一位全加器 一、实验原理与目的 实验目的：使用vhdl设计出来一个一位全加器。 实验原理：本实验的原理是利用两个一位的半加器来组成一个一位的全加器。在程序设计中，利用组件化的思想来调用两个功能比较简单的半加器来实现功能稍加复杂的全加器。而一位半加器的设计思想就是利用真值表来进行设计即可。 二、实验代码 **代码分析：**实验代码由三部分组成，第一部分是使用真值表来描述一个半加器，有两个输入端a，b和两个输出端co，so；第二部分是或门的逻辑描述，是进位的输出端；第三部分是顶层的设计描述，综合两个部
FPGA学习篇——Verilog学习之全加器的实现
最新发布
weixin_72950851的博客
09-28 667
Full_adder 有in1，in2，Cin三个输入，对应分别连接到Half_adder0的in1，in2和Half_adder1的in2；而Cout则是两个半加器只要有其中一个输出有进位，Cout就为1（所以用一个或门表示）。Full_adder 有in1，in2，Cin三个输入，Cout 和 Sum 两个输出。（2）同时由图中可以看到，我们需要三个中间信号h0_sum、h1_Cout、h0_Cout来连接其余部分，因此这是除了Full_adder 输入输出外，另外定义的三个中间信号。
微电子电路——一位全加器
君陌的博客
12-05 7829
1.SPICE电路结构与网表 电路结构图： SPICE网表： *ADDER703 .GLOBAL vdd! .OPTIONS LIST NODE POST .OP .TRAN 1N 8u .subckt or3 a b c y m0 net10 a 0 0 nch L=1U W=20U m1 y net10 0 0 nch L=1U W=20U m2 net10 c 0 0 nch ...
FPGA设计入门-----1位全加器的设计
无由的博客
04-07 3333
新建工程 选择目标芯片：cycloneIVE系列的EP4CE11529C7 新建原理图文件 打开QuartusII,选菜单“File”一“New”，在弹出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项“Block block diagram/scchematic File" 在编辑窗中调入元件，完成半加器的原理图输入 从“ Symbol”窗中选择需要的符号，或者直接在“name”文本框中键入元件名，如“and2”为2输入与门，点OK按钮，即将元件调入原..
一位全加器及四位全加器————FPGA
qq_52215423的博客
03-25 2万+
一位全加器及四位全加器————FPGA
FPGA编程入门：Quartus II 设计1位全加器
”一只特立独行的猪“的博客
03-16 10000
FPGA编程入门：Quartus II 设计1位全加器一、半加器和1位全加器原理（一）半加器（二）1位全加器二、实验目的三、Quartus II实现半加器设计 一、半加器和1位全加器原理 （一）半加器 如果A、B两数分别表示被加数和加数，用S表示A与B的本位和，用O表示向高一位的进位数。A与B相加可归纳如下四种情况： 把这四种情况，可归纳为真值表如下 根据真值表，可以写出逻辑式 可见本位和S的逻辑关系为“异或”逻辑，进位数image.png为“与”逻辑。MOS加法器，这种只考虑A、B两敬相加及向高位进
FPGA编程入门——基于Quartus件完成一个1位全加器的设计
m0_72668380的博客
04-10 1747
基于Quartus件完成一个1位全加器的设计，分别采用：1）原理图输入 以及 2）Verilog编程 这两种设计方法。开发板基于Intel DE2-115。在此基础上，用原理图以及Verilog 编程两种方式，完成4位全加器的设计，对比二者生成的 RTL差别；使用modelsim验证逻辑设计的正确性，并在DE2-115开发板上实际验证。
FPGA入门之一位全加器的实现
qq_43643118的博客
04-08 4128
Quartus ii中实现一位全加器一、前言二、全加器的实现1.原理图输入实现2.Verilog实现三、小结 一、前言 全加器 用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。而多个一位全加器进行级联可以得到多位全加器。 其真值表如下： 其中Ai 为被加数，Bi 为加数，相邻低位来的进位数为 Ci−1，输出本位和为 Si，向相邻高位进位数为 Ci。 其表达式如下： Si=Ai⊕Bi⊕Ci−1 Ci=AiBi+Ci−1(Ai+Bi) 二、全
实验1、1位全加器原理图输入设计
06-07
1.掌握全加器的工作原理； 2.掌握全加器的原理图输入设计方法； 3.学会MAX+PLUSII的时序波形仿真方法； 4.了解VHDL设计初步。
一位全加器的设计与实践
XiaoYiDeXiaoYi的博客
03-20 7205
在打开半加器原理图文件half_adder.bdf的情况下，选择菜中File中的Create/Update→CreateSymbolFilesforCurrentFile项，即可将当前文件h_adder.bdf变成一个元件符号存盘，以待在高层次设计中调用，当然这里有点尴尬的地方是我刚刚不小心把半加器命名成的all_adder，这里如果影响了观感求谅解。选择元件，添加一个and2，一个xor，两个input，两个output，组成如下图的电路。EP4CE115F29C7芯片。通过仿真可以看见结果是吻合的。
第二章 1位全加器的设计电路
gaopinglzu的博客
02-09 9535
约定： 1.与非门、或非门、非门的传输延迟时间为1个单位时间，记1T 2.与、或门的传输延迟时间为2个单位时间，记2T 3.异或、同或门的传输延迟时间为3个单位时间，记3T 图1  Ci+1=AiBi+(Ai⊗Bi)Ci图1 \ \ C_{i+1}=A_iB_i+(A_i \otimes B_i)C_i图1  Ci+1​=Ai​Bi​+(Ai​⊗Bi​...
二进制全加器 只涉及一位加法 逻辑图和电路图
sjhfkhsf的博客
02-15 6565
二进制全加器 只涉及一位加法 逻辑图和电路图
Quartus II 之1位全加器
伊木子曦的博客
03-30 1万+
文章目录一、半加器和1位全加器原理1. 半加器2. 1位全加器二、实验目的三、设计半加器1. 新建项目2. 创建原理图3. 半加器仿真四、设计全加器五、硬件下载测试六、总结 一、半加器和1位全加器原理 1. 半加器 所谓半加器，是指对两位二进制数实施加法操作的元器件。 二进制半加器的理解比较简单，就是逢2进1，其真值表为如下图： 2. 1位全加器 全加器只是加多了一个输入，其实原理和半加器是一样的。全加器真值表如下： 二、实验目的 通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法
FPGA——1位全加器实现
qq_48008050的博客
04-08 3217
目录一、简介（一）半加器（二）1位全加器二、输入原理图实现半加器三、输入原理图实现全加器四、下载测试 一、简介 （一）半加器 1.定义 半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。，是实现两个一位二进制数的加法运算电路。 2.真值表 3.逻辑表达式 4.电路图 （二）1位全加器 1.定义 是用门电路实现两个二进制数相加并求出和的组合线路，可以处理低位进位，并输出本位加法进位。 2.真值表 Ain表示被加数，Bin表示加数，Cin表示低位进位，Cout表
数电实验：一位全加器的设计
热门推荐
qq_45171542的博客
10-09 4万+
数电实验：一位全加器的设计
FPGA实现8位全加器的入门教程
每一位的加法器需要能够接收来自低位的进位，并能够向高位传递进位信号。这是通过级联全加器来实现的。 4. **FPGA的编程语言**：FPGA的编程主要采用硬件描述语言，如VHDL或Verilog。设计全加器将需要学习这两种语言...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值