edward_zcl的博客

关于FSM的写法按照always块的个数来划分可以分为一段式（一个always块）、两段式状态机（两个always块）、三段式状态机（三个always块）。三段式状态机具有以下优点： （1） 三段式状态机可以清晰完整的显示出状态机的结构， （2） 可以清晰的将状态图转化为verilog代码， （3） 代码清晰，降低编写维护复杂度， 这里仅讨论三段式状态机。 下图是状态机的结构图： 状态机结构图 按照三段式状...

我们可以这样区分处理器的指令集结构与微体系结构：指令集结构描述的是每条机器代码指令的效果；而微体系结构描述的是处理器实际上是如何实现的。在处理器里，指令集结构提供了对实际处理器硬件的抽象。使用这个抽象，机器代码程序表现的好像它是运行在一个一次只执行一条指令的处理器上。 指令顾名思义就是用来引导某一硬件工作的方式的，集即集合的意思，也就是很多种不同引导指令的集合！ 指令集是存储于CPU内部，用来引导CPU进行加减运算和.

一、FMC标准         FMC标准描述了一个通用的模块，它是以一定范围的应用，环境和市场为目标的。          该标准由包括 FPGA 厂商和最终用户在内的公司联盟开发，旨在为基础板(载卡)上的 FPGA 提供标准的夹层板（子卡）尺寸、连接器和模块接口。通过这种方式将 I/O 接口与 FPGA 分离，不仅简化了 I/O 接口模块设计，同时还最大化了载卡的重复利用率。   二、FMC标准的优点

现代集成电路的制造工艺越来越先进，但是在生产过程中的制造缺陷也越来越难以控制，甚至一颗小小的 PM2.5 就可能导致芯片报废，为了能有效的检测出生产中出现的废片，需要用到扫描链测试（scan chain），由此产生了可测性设计即 DFTflow。注意scan test 只能检测出制造瑕疵，无法检测芯片功能瑕疵。DFT 第一步是做 scan chain，首先将电路中的普通 DFF 换成 scan DFF：scan DFF 是在原DFF 的输入端增加了一个 MUX，于是多了几个 pin ：scan.

学数字IC的同学都知道的经典问题。延时/时序，是数字电路的核心概念。时序约束，是保证门级电路正常工作的延迟约束，就好像高速公路上行驶的汽车，对其车速和安全车距的要求。速度过快，车距过近，就很容易发生撞车， 而速度过慢，车距过大，就容易造成拥堵。 所以，只有合适的速度和车距要求才能保证高速公路的安全和畅通。门级电路的原理类似，如果从前级寄存器到后级寄存器之间的数据路径，延迟过大，传输过慢，就可能造成数据“拥堵”，而延迟过小，传输过快，就会发生数据“撞车”。而数据的延迟约束是由建立时间和保持时间来约束的。.