德州仪器（TI）—TDA4VM芯片详解（11）—其他子系统

写在前面

本系列文章主要讲解德州仪器（TI）TDA4VM芯片的相关知识，希望能帮助更多的同学认识和了解德州仪器（TI）TDA4VM芯片。

若有相关问题，欢迎评论沟通，共同进步。(*^▽^*)

---

错过其他章节的同学可以电梯直达目录↓↓↓

德州仪器（TI）—TDA4VM芯片详解—目录-优快云博客

---

TDA4VM芯片

7. 详细描述

7.4 其他子系统

 7.4.1 MSMC

多核共享内存控制器(MSMC)构成了计算集群(COMPUTE_CLUSTERO)的核心，为所有连接的处理器单元和系统其余部分提供高带宽的资源访问。MSMC是计算集群的数据传输主干。

 7.4.2 NAVSS

 1. NAVSS0

主SoC导航子系统(NAVSS0)包括DMA/队列管理组件——UDMA和环形加速器(UDMASS)、外围设备(模块子系统MODSS)、虚拟化转换(VirtSS)以及北桥(NBSS)。

 2. MCU_NAVSS

MCU导航子系统(MCU NAVSS)是主NAVSS模块的子集，并在MCU域中实例化。

MCU导航子系统包括DMA/队列管理组件——UDMA和环形加速器(UDMASS)，以及外围设备(模块子系统MODSS)。

 7.4.3 PDMA 控制器

外围DMA是一种简单的DMA，其设计专门满足外围设备的数据传输需求。外围设备使用通过标准非相干总线结构访问的内存映射寄存器进行数据传输。PDMA模块旨在靠近一个或多个要外部DMA进行数据移动的外围设备，并通过使用VBUSP接口和支持仅静态配置的传输请求(TR)操作来降低成本。

PDMA仅负责执行与外围设备本身交互的数据移动事务。从给定外围设备读取的数据由PDMA源通道打包成PSI-L数据流，然后发送到远程UDMA-P目标通道，该通道将数据移动到内存中。同样，远程UDMA-P源通道从内存中检索数据，并将其传输到对等PDMA目标通道，该通道然后执行对外围设备的写入。

PDMA架构是故意异构(UDMA-P+PDMA)，以适当地调整系统各点的数据传输复杂度，以满足任何数据传输的要求。外围设备通常基于FIFO，并且不需要超出其FIFO尺寸要求的多维传输，因此PDMA传输引擎保持简单，只有几个维度(通常用于样本大小和FIFO深度)，硬编码的地址映射和简单的触发能力。

PDMA内部提供了多个源和目的通道，允许同时进行多个传输操作。DMA控制器维护每个通道的状态信息，并在通道之间使用循环制调度，以共享底层的DMA硬件。

 7.4.4 供电电源

该设备需要6种电源类型和1种内部LDO，请参见电源信号描述：

• Digital IO Voltages

• Digital Low Voltages

• Digital AVS Voltage

• Analog PHY & CLK Voltages

• Analog Low Voltages

• Efuse Programming Voltages

• LDO Bulk Filter Capacitors

---

本文章是博主花费大量的时间精力进行梳理和总结而成，希望能帮助更多的小伙伴~  🙏🙏🙏

后续内容将持续更新，敬请期待(*^▽^*)

欢迎大家评论，点赞，收藏→→→