FPGA_8_22

最新推荐文章于 2024-06-13 07:24:07 发布
原创 最新推荐文章于 2024-06-13 07:24:07 发布 · 195 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

技术，核心，保密

 

mainboard

 

adc+sensor

 

write

 

read

 

registers

 

How to design an FPGA from scratch (Part1/Part2)

 

tp1,tp2

 

 

crc.rar_FPGA CRC_crc_crc FPGA_fpga polynomial
09-24
一个给定的多项式决定了CRC的位宽和特性，例如，常见的CRC-16使用的多项式是X^16 + X^15 + X^2 + 1，而CRC-32则使用X^32 + X^26 + X^23 + X^22 + X^16 + X^12 + X^11 + X^10 + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1...
test_uart.zip_fpga uart_fpga 串口_uart_uart fpga_uart verilog
09-24
2. 数据帧结构：UART数据帧通常包括起始位（低电平）、数据位（8位或9位）、奇偶校验位（可选）和停止位（1位或2位）。在Verilog设计中，我们需要处理这些帧的生成与解析。 3. 异步通信：UART的异步特性意味着发送...
22，FPGA_Verilog基础篇：verilog之条件编译指令介绍
FPGA_LOVE的博客
06-12 463
但是有时我们希望对其中的一部分内容只有在条件满足时才进行综合，也就是对一部分内容指定综合的条件，这就是所谓的“条件编译”。有时，希望当满足条件时对一组语句进行综合，当条件不满足时则对另外一组语句进行综合。“operations”为条件满足时的操作；只要例子4 的“TEST_BENCH”被定义，无论宏定义的值是多少或者没有值，例子3的条件编译都只执行“real pi = 3.1415926;最后说明一下，所有的宏定义和条件编译，乃至后文将要介绍的其它宏，都是在综合软件里起作用，在电路里是不会直接看出来的。
21，FPGA_Verilog基础篇：verilog之宏define介绍
FPGA_LOVE的博客
06-12 4938
11，如有可能，就把所有的宏定义放到一个宏定义文件（例如global_define.h），而且在编译时要先用 'include “global_define.h”读这个文件，这样保证了在需要这些宏定义的时候，它们就已经存在；最后再强调一点：宏定义的作用范围由宏定义开始，对本文件后续读入的文件始终保持有效，直到另一个宏定义改变这个宏定义的值，或者使用'undef取消这个宏定义。换句话说，就是综合软件见到定义的宏，就用这个宏代表的文字替代这个宏的位置，这就是一个文字替代的工作。”的，这点我们要特别注意。
12，FPGA_Verilog基础篇：拼接运算符简介
FPGA_LOVE的博客
06-11 1151
Verilog语言玩的好不好，看的就是代码里的拼接操作搞的溜不溜”。平时开发逻辑代码的时候要多用拼接操作，有时候会事半功倍。但是，拼接操作在代码中的最大问题就是：代码的可读性会降低。所以使用拼接操作时，请一定要加上注释！在verilog语言中，拼接运算符是很好用、很常用的，但是其用法比较苛刻，因此常常遇到编译不过的问题。“位宽必须已知且不可变”这个要求非常重要，实践中无数次拼接运算符的报错就是不满足上面的要求。其中，信号signal既可以是常数也可以是变量，但是位宽必须已知且不可变。
28，FPGA_Verilog基础篇：verilog中的字符串表示
FPGA_LOVE的博客
06-13 892
通过这个例子我们可以看到，当一个变量声明的位宽大于保存被赋字符串所需的位宽时，左边的多余位宽在赋值后用0填充。如果字符串长度大于声明的字符串变量的位宽，则该字符串将被向左截断，最左边的字符将丢失。在表达式和赋值中，用作操作数的字符串应被视为由8位ASCII值表示的无符号整数常量，每一个8位ASCII值表示一个字符。我们可以使用Verilog的运算符来操作字符串，操作的值都是以8位ASCII值为一个整体。字符串变量是wire/reg类型的变量，其宽度等于字符串中的字符数乘以8。
4，FPGA_Verilog基础篇：信号声明类型
FPGA_LOVE的博客
06-09 1246
在verilog-2001中，wire和reg变量都可以声明为数组，而且数组可以是多维的，既可以引用单个元素（full array-word）,也可以引用单个元素的几位，而且多维数组是可以综合的。Verilog中，标量指的是只具有1bit位宽的变量，如上面举例的wire和reg声明，而向量表示具有多个比特位宽的wire或reg变量。verilog中所说的寄存器类型变量与真实的硬件寄存器是不同的，寄存器类型变量指的是一个存储数值的变量。另外wire类型信号不允许初始化，但下文要说的reg类型信号则允许。
26，FPGA_Verilog基础篇：verilog之常数规则
FPGA_LOVE的博客
06-13 2025
基数为 d、D、h、H、o、O、b 或 B，分别表示基数为十进制、十六进制、八进制和二进制，基数之前是一个可选的单个字符 s（或 S），以表示为有符号数（当常数为无符号数时，该字符可以省略），基数前面是单引号字符（’），且单引号字符和基数之间不能含有空格。hex_digit 的数字包含：x_digit | z_digit | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9| a | b | c | d | e | f | A | B | C | D | E | F。
17，FPGA_Verilog基础篇：verilog之for循环
FPGA_LOVE的博客
06-12 924
circle_express是每个循环的步进操作；要想for循环能够被综合，循环的次数必须为确定值。for循环在实际的工程中，有非常大的实用价值，可以极大的简化代码，提高工作效率，我们可以认为就如同c语言中for循环功能一样，但在verilog中使用时要注意它的使用规则与c语言不同之处。我们需要注意，在实际电路中并没有loop这个变量，它只在综合里起作用，告诉综合器软件要重复几遍for操作。本篇博主介绍目前在verilog语言中，唯一可以被综合成电路的循环：即常数循环次数的for循环。
10，FPGA_Verilog基础篇：verilog移位操作
FPGA_LOVE的博客
06-11 2024
操作数左移n位相当于乘以2的n次幂，操作数右移n位相当于除以2的n次幂，这种特性在实际应用中非常有用！另外，需要注意不管是上述的哪种移位操作，移位的位数必须是常数值。8’b1000_1101
18，FPGA_Verilog基础篇：verilog之函数用法
FPGA_LOVE的博客
06-12 614
一个函数如果被多次调用，就会被综合成多个并行、相同的组合逻辑电路，这也是我们前面说的“函数无用论”的原因。复杂的组合逻辑，如果直接用函数实现，时延必然很大，用于现在的高速数字逻辑系统里几乎是不现实的，一般只能用其它方法(并行化、流水线和时分复用)来实现。，函数的用处不是很大，简单的运算用不到函数，复杂的运算用函数又实现不了，只是在某些特殊应用时，函数才用得上（比如繁杂的纯组合逻辑）。另外，对于程序语言是允许一段代码被多次调用的，使用函数也能节约一段代码被多次书写带来的冗余。
8，FPGA_Verilog基础篇：verilog关系操作的逻辑运算实现
FPGA_LOVE的博客
06-11 372
上篇博主小飞谈到了verilog的逻辑运算，本篇举几个很有意思的例子：通过逻辑运算来实现关系操作。这种操作在实际应用时，比直接用关系运算符（>,
精选资源
dth22.zip_FPGA 温度采集_FPGA温度_XL6_dht22_温湿度
07-15
对于DHT22传感器，我们需要关注其数据输出格式，通常包括一个8位湿度整数、8位湿度小数、8位温度整数、8位温度小数以及一位校验和。FPGA需要正确解析这些数据，将其转换为可读的温湿度值。 总的来说，FPGA温度采集...
fpga_qsys 调试好的QSYS
03-17
在本文中，我们将深入探讨基于`fpga_qsys`的FPGA设计，特别是与`EP4CE6E22C8`器件相关的QSYS系统及其在Eclipse软件环境下的调试过程。QSYS是Altera（现已被Intel收购）开发的一种高级系统集成工具，用于构建、配置和...
fpga_spi_core.rar
10-28
本资源“fpga_spi_core.rar”提供了一个在FPGA上实现的SPI IP（知识产权）核心，特别适用于Cyclone IV系列的EP4CE6E22C8 FPGA芯片。 在FPGA设计中，IP核是一种预先验证过的功能模块，可以被开发者重复使用，大大...
毕业设计基于springboot+android在线音乐个性化推荐APP的设计与实现源码+论文+PPT答辩+演示视频.zip
12-14
随着移动互联网的快速发展，人们对音乐的个性化需求日益增长。在线音乐个性化推荐APP应运而生，旨在为用户提供更加贴合个人喜好的音乐体验。该APP采用Java语言开发，结合Spring Boot框架和MySQL数据库，实现了高效的数据处理和稳定的系统运行。通过分析用户的听歌历史、收藏记录和评论行为，APP利用先进的算法为用户精准推荐歌曲、歌单和歌手。用户可以在APP中浏览推荐内容，搜索感兴趣的音乐，查看歌曲详情，并与其他用户互动，如点赞、评论和分享。APP还提供了歌单创建和管理功能，方便用户整理自己的音乐收藏。通过MySQL数据库的高效存储和管理，APP能够快速响应用户的请求，确保流畅的用户体验。在线音乐个性化推荐APP不仅满足了用户对音乐的个性化需求，还通过社交互动功能增强了用户之间的联系，为用户打造了一个全方位的音乐娱乐平台。 关键词：在线音乐、APP、Spring Boot；
如何准确查找某篇论文的被引用来源？
12-14
源码地址： https://pan.quark.cn/s/4d32ca50bddd Searpy Stage Python 2.7 Python 3.7 Build Status 批量搜索工具，可用于采集和溯源 支持py2和py3 Install Help 1 示例 w762 2 其他功能 利用favicon.icon图标hash来寻找使用相同图标的网站，可用于溯源真实IP和资产发现 截屏2020-09-15 09.44.36 模块调用 支持搜索引擎 [x] Shodan [x] Fofa [x] Zoomeye [ ] Censys [ ] Dnsdb [x] Google [x] Baidu [x] Bing [x] 360so [x] Goo [x] Yahoo [x] Quake [x] Hunter ToDo [ ] 添加子域名搜索 ChangeLog v2.3 fix some bugs add fofa_icon module v2.2 fix some bugs Donations XMR: BTC:
emb_tb_2.csv
最新发布
12-14
【AB测试】支付宝营销策略效果分析
基于全局路径的无人地面车辆的横向避让路径规划研究[蚂蚁算法求解]（Matlab代码实现）
12-14
基于全局路径的无人地面车辆的横向避让路径规划研究[蚂蚁算法求解]（Matlab代码实现）内容概要：本文围绕基于全局路径的无人地面车辆横向避让路径规划展开研究，提出采用蚂蚁算法（蚁群优化算法）进行路径求解，并通过Matlab代码实现仿真验证。研究聚焦于无人车在复杂环境中根据全局路径信息实现动态避障与横向调整的路径规划问题，利用蚂蚁算法的寻优能力寻找满足安全性、平滑性和行驶效率的最优避让路径。文中详细阐述了问题建模、算法设计、参数设置及仿真结果分析过程，展示了该方法在路径规划中的有效性与鲁棒性。; 适合人群：具备一定自动化、控制工程或计算机相关背景，熟悉Matlab编程，从事智能车辆、路径规划或优化算法研究的研究生、科研人员及工程技术人员。; 使用场景及目标：①解决无人地面车辆在已知全局路径下的局部动态避障问题；②学习并应用蚂蚁算法于实际路径规划任务中；③掌握Matlab环境下路径规划算法的建模与仿真方法； 阅读建议：建议读者结合提供的M
always @( posedge sys_clk or negedge sys_rst_int_n) begin if ( sys_rst_int_n == 1'b0 ) begin si5341_rst_n <= 1'b0 ; fpga_ndone_cnt <= 'd0 ; soft_fpga_por <= 1'b0 ; pmbus_work_en <= 1'b0 ; pl_i2c_work_en <= 1'b0 ; soft_fpga_reload <= 1'b0 ; soft_fpga_reload_wait_cnt <= 6'd0 ; hitless_ext_rst <= 1'b0 ; end else begin if ((( fpga_por_wait_cnt == 16'd0 ) && ( fpga_por_code == 8'h5c ) && ( beat_1ms == 1'b1 )) ||(( fpga_por_wait_cnt2 == 16'd0 ) && ( fpga_por_code2 == 8'h5c ) && ( beat_1ms == 1'b1 ))) begin//甯﹀唴甯﹀鎺у埗fpga por soft_fpga_por <= 1'b1 ; end else begin soft_fpga_por <= 1'b0 ; end if (( fpga_por_b_int == 1'b0 ) || ( fpga_done_r[1] == 1'b1 )) begin//fpga 鐨刾or閲婃斁鍚庯紝fpga澶氫箙娌℃湁鍔犺浇鎴愬姛锛屾渶澶ц鏁0s fpga_ndone_cnt <= 'd0 ; end else if(fpga_ndone_cnt != 8'd22)begin fpga_ndone_cnt <= fpga_ndone_cnt + beat_1s ; end if( /*soft_fpga_por ||*/ cpld_reload_power_down || fpga_ndone_sign /*||(( pcie0_rst_n_r[3:1] == 3'b100) )&& ( pwr_up_no_reload_n == 1'b1 )*/) begin//甯﹀唴锛宐mc鎺у埗fpga閲嶈浇鍓嶅厛瀵规澘鍗¤繘琛屼笅鐢 soft_fpga_reload <= 1'b1 ; soft_fpga_reload_wait_cnt <= 10'd0 ; end else if ( soft_fpga_reload_wait_cnt != 12'd2000 ) begin soft_fpga_reload_wait_cnt <= soft_fpga_reload_wait_cnt + beat_1ms ; end else begin soft_fpga_reload <= 1'b0 ; end if ( pg_vcc1v8_r[2:1] == 2'b00 || pwr_loss_debug[12] == 1'b1) begin//闃块噷锛岀帇鍢夌惁----澧炲姞澶嶄綅鎿嶄綔锛屽綋鏉垮崱1v8鐢垫簮pg鍑虹幇寮傚父璺岃惤鏃跺浣峴i5341 pg_vcc1v8_cnt <= 4'h0 ; si5341_rst_n <= 1'b0 ; end else if ( pg_vcc1v8_cnt != 4'd10 ) begin pg_vcc1v8_cnt <= pg_vcc1v8_cnt + beat_100us ; si5341_rst_n <= 1'b0 ; end else begin si5341_rst_n <= 1'b1 ; end if ( pwr_ok_r[1] == 1'b0 ) begin pmbus_work_en <= 1'b0 ; end else if (( fpga_por_b_int == 1'b1 ) && ( hitless_n_r[2] == 1'b0 )) begin//hitless pmbus_work_en <= 1'b0 ; end else begin pmbus_work_en <= 1'b1 ; end if ( fpga_los_n == 1'b0 ) begin pl_i2c_work_en <= 1'b0 ; end else if ( hitless_n_r[2] == 1'b0 ) begin//hitless pl_i2c_work_en <= 1'b0 ; end else begin pl_i2c_work_en <= 1'b1 ; end end end
05-28
- `fpga_ndone_cnt`: 可能是一个计数器，用于记录 FPGA 初始化完成的状态。 - `soft_fpga_por`: 可能是一个软复位信号，用于触发 FPGA 的上电复位。 - `pmbus_work_en` 和 `pl_i2c_work_en`: 这些信号可能用于启用 ...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

doublewei1

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值