关于利用D触发器实现2/4分频的思路与VERILOG代码

本文介绍使用Verilog HDL实现2分频及4分频的方法。通过两个D触发器级联实现4分频功能,并提供了详细的代码示例。此外还展示了仿真实验结果。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

首先要理解的是利用D触发器实现2分频的思路:
verilog代码如下:

module div_2 (

input clk_in,
input rst ,
output clk_out
);
reg clk;
always @( posedge clk or negedge rst )

begin

if( !rst )
clk<= 1'h0;

else 

clk<=~clk;
end
assign clk_out =clk;

endmodule

4分频的设计是基于2分频再2分频实现的代码如下:

module div_2(

 input clk_in,

input rst,

//output clk_out_1

output clk_out

   );

 reg   clk ;

 wire  clk_out_1;

 reg   clk_2;

 // wire clk_m;

always @(posedge clk_in or negedge rst )

 if(!rst)

 begin

 clk<= 1'h0;

 clk_2 <= 1'b0;

 end

 else

 begin

 clk<= ~clk;

 end

assign clk_out_1 = clk;

 always @ (posedge clk_out_1)

 if(!rst)

 begin

 clk_2 <= 1'b0;

 end

 else

 begin

  clk_2 <= ~clk_2;

 end

 assign clk_out = clk_2;

endmodule

下面附上仿真图:
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值