在handelc中直接调用verilog模块

最新推荐文章于 2023-05-27 15:30:14 发布

diyuxiaobing

最新推荐文章于 2023-05-27 15:30:14 发布

阅读量1.5k

点赞数

分类专栏： Handelc

本文链接：https://blog.youkuaiyun.com/diyuxiaobing/article/details/8668864

版权

Handelc 专栏收录该内容

8 篇文章

订阅专栏

本文介绍了如何在Handel-C代码中直接调用Verilog模块，通过设置时钟、定义接口并实例化Verilog组件来实现两者之间的交互。在Handel-C的main函数中，可以读取和写入Verilog模块的数据。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在handelc中可以直接调用verilog,vhdl,edif的现成模块，在这只说一下调用verilog模块的方法

Handel-C code
set clock = external "D17";
unsigned 4 x;
interface verilog_component

(unsigned 4 return_val) // verilog模块中的输出的接口，接口名称要与模块中的一致
verilog_component_instance
(unsigned 1 clk = __clock, // verilog模块中的输入接口
unsigned 4 sent_value = x)
with {busformat = "B_I"};
void main(void) //main函数
{
unsigned 4 y;
y = verilog_component_instance.return_val; // 从verilog模块中读数据。
x = y; // 向Verilog 模块中写数据
}

Verilog code 下边的代码就是被handelc调用的verilog文件中的模块代码
The Verilog module will need an interface like this to be compatible with the Handel-C:

module verilog_component(clk, sent_value_0, sent_value_1, sent_value_2,
sent_value_3, return_val_0, return_val_1,
return_val_2, return_val_3);
input clk;
input sent_value_0;
input sent_value_1;
input sent_value_2;
input sent_value_3;
output return_val_0;
output return_val_1;
output return_val_2;
output return_val_3;

endmodule