软件和硬件都是对生活的高度抽象---论中断控制

最新推荐文章于 2025-04-29 13:50:37 发布

转载最新推荐文章于 2025-04-29 13:50:37 发布 · 592 阅读

本文详细解析了S5PV210芯片的中断控制机制，涵盖中断源、优先级寄存器、屏蔽寄存器等内容，并介绍了外部中断控制及裸机全局异常向量地址。

不同的芯片体系设计在集成电路系统设计阶段其实都遵循大体一致的设计思想，芯片设计发展那么多年，真正为人所熟知的就是X86架构和ARM架构，当然还有日渐没落的MIPS，其他都是一些简单的控制器芯片体系。而硬件模块设计又是高度抽象于现实需求，很多时候，X86、ARM和MIPS只有底层寄存器和指令级别的差异，对于软件驱动基本是一致的。本文论及ARM体系的中断控制，以基于Cortex-A8的S5PV210为例。中断是一种异步工作机制，也是嵌入式处理器的一个核心工作机制，对于实时操作系统来说必不可少。

1、现实生活的同步与异步

以现实生活的一个例子来说明两者的差异。小吴是一个工作很有计划的人，周一早上就将该周的工作计划做好，包括每天做什么。同步就是小吴会按着这份工作计划一个一个地按顺序完成。某日，领导突然给他安排一个紧急的任务。这时，小吴就得先去完成领导交办的紧急任务，再接着按计划完成自己的工作。这个就是异步。而异步会涉及到以下问题：

紧急任务来源，姑且默认领导A安排的任务称为TA，领导B安排的任务称为TB，领导C安排的任务称为TC。

紧急任务优先级，如果TA和TB是同时安排的，怎么确定先做哪个。明显，如果领导A比B的头衔大，那肯定要先做TA。

紧急任务过滤。如果领导A是小吴的直属领导，B是跟领导A同一个等级，但非直属领导，而且A曾跟小吴说过，不要接其他领导的活干。那小吴就不用做TB了。

紧急任务执行场所。很多时候紧急任务也是公司的一种常规任务，只不过是领导才能发起这种常规任务，而这种任务已经由领导和小吴已经约定好了从哪里开始执行。由于领导之前已经默认过该任务的执行场所，而且按公司的章程，该任务也有一套执行的流程。那领导安排小吴去执行这种任务时只是发出一个信号就可以了，不需要再详细跟小吴说到哪里开始做，怎么做等等。

紧急任务状态列表，代表当前都有谁发出了紧急的信号。前四者都是平时已经确定好的，而这个代表当前的状态，标识某个紧急任务已经被领导明确安排在日程中了。

10.

11.

小吴通过紧急任务状态列表，找到当前最高优先级的任务，就屁颠屁颠地去到该任务对应的执行场所去做事了。

12.

2、软件抽象的异步

信号是进程间通信的异步机制，是一种软件中断机制，我们来看看软件层面如何抽象异步思想。以linux Posix.1为准：

1）信号类型

SIGHUP 1 终端挂起或者控制进程终止
SIGINT 2 键盘中断（如break键被按下）
SIGQUIT 3 键盘的退出键被按下
SIGILL 4 非法指令
SIGABRT 6 由abort(3)发出的退出指令
SIGFPE 8 浮点异常
.....

2）信号优先级

多个信号挂起时，信号处理策略如下：
{SIGILL(4),SIGTRAP(5),SIGBUS(7),SIGFPE(8),SIGSEGV(11),SIGSYS(31)}等硬件异常信号作为第一等级;

非实时信号中其他信号是第二等级;

实时信号是第三等级。

先处理第一优先级的信号，再处理第二、第三等级信号。同一个等级的信号，从信号类型值小的开始处理。

3）信号过滤

sigmask（SIGNO）可以屏蔽某个信号

4）信号处理点

由于信号是linux操作系统提供的一种机制，信号的处理时机是在内核态即将要返回用户态的时候去检查该进程的信号列表并处理。sigaction()函数用于将处理流程注册到内核的信号处理数组中。

5）进程的当前信号状态

即进程的信号表，某个bit为1，即代表该进程收到对应的信号。处理完把该bit清0.

6）信号处理

当进程收到信号时，从内核态即将要返回用户态的时候就会处理该信号。

3、硬件抽象的异步

中断是芯片设计对异步的抽象。基本所有的芯片架构（无论是单片机控制器还是高级处理器）都有如下寄存器：

中断源。中断源并不是寄存器，而是像信号一样是约定俗成的，以下的寄存器都会按照这种顺序进行对应。

优先级寄存器(priority)。优先级高的中断会先响应。

中断屏蔽寄存器(mask)，或者称为选通寄存器(enable)。芯片的上电状态往往是屏蔽所有中断源。除了对某个中断源进行屏蔽外，一般都会有一个全局中断开关。

中断向量地址( VectorAddress)，中断发生后，PC会从该地址开始执行。中断服务程序的第一条指令应该设置在该处，并跳转到中断服务子程序。

中断状态寄存器(pending)，中断发生后，对应bit会置1。中断执行后应该软件对其清0.

10.

4、S5PV210中断控制

S5PV210是基于ARM Cortex A8核，其支持高达93种类型中断。其是32位硬件体系，按理将其分成3组即可，但为了易于扩展，其安排了四组，即VIC0、VIC1、VIC2和VIC3，每组寄存器都有相应的优先级寄存器、中断屏蔽寄存器、中断向量地址、中断状态寄存器。其中每个bit即代表一种中断源。以支持外部中断和TIMER中断的VIC0为例：

VIC0中断源

VIC0优先级寄存器：VIC0VECTPRIORITY0、VIC0VECTPRIORITY1、...、VIC0VECTPRIORITY31。每个中断源可以设置从0到15，共16钟优先级别。

VIC0屏蔽寄存器：VIC0INTENABLE，某个bit为1即表示允许对应的中断。全局中断允许位在CPSR的I比特位，I=0即允许全局一般中断，F=0，允许全局快速中断。

VIC0中断向量地址：VIC0VECTADDR0、VIC0VECTADDR1、...、VIC0VECTADDR31，每个中断源都有一个对应的中断向量地址。当某个中断发生后，该中断对应的向量地址寄存器的值会更新到VIC0ADDRESS寄存器。所以中断发生后，直接读VIC0ADDRESS即可直接获得中断服务函数地址，而不用管是哪个中断源发生了中断。

VIC0中断状态寄存器：VIC0IRQSTATUS/VIC0FIQSTATUS。由于ARM体系一般支持一般中断和快速中断两种工作模式，所以有每个中断源都可以设置为一般中断或者快速中断。某个bit为1即表示发生了对应的中断。由于有一般中断和快速中断之分，所以其由VIC0INTSELECT寄存器进行模式选择。

S5PV210由于中断源很多，采用了二级中断模式，例如其支持四路UART，每路UART都作为一个一级中断源接入到中断控制器，而每路UART的内部又有发送中断和接收中断，如何区分发送和接收中断，由UART模块的内部电路逻辑来控制区分，如对应有TX发送pending位和RX接收pending位。