讲讲简单的接地方式

本文探讨了电源隔离、信号地与电源地处理方法,包括使用电阻隔离、单点或多点接地策略、以及选用合适的电感和磁珠来减少电磁干扰。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

讲讲简单的电源隔离和信号地/电源地的处理

一般在我们的AD系统里面,都有非常明确的模拟电源/模拟地;数字电源数字地,这些的处理相对比较重要.通常的系统中==

1,我们常用10~20欧姆电阻来做个模拟电源和数字电源的隔离,可以从下图中看出,当然,使用分组的隔离电源是最好的选择,但是成本相对较高

2,处理模拟地数字地时,最终使用1点接连的办法,这个连接点要选在PCB上的电荷平衡点,以防止出现电压差,这个需要PCB和模拟设计良好的基础及经验

3,使用PSRR高的LDO,尽量避免使用DCDC和纹波超过300UV的电源温压器件,当然,我们可以通过差分输入来减少来自电源的干扰

4,良好的屏蔽罩同样可以减少外部空间电磁辐射对AD系统的影响,诸如雷达,手机辐射,紫外线等


1,首先我们要处理系统的晶体干扰问题,晶体在一个PCB上的布局比较重要,当然,选型也很重要,理论上一个系统中的外部晶体频率越低系统越稳定,越不容易受到干扰,但是在内部做倍频基本上是芯片级的应用层次了,补台需要我们操心.

    晶体的外壳如果是金属的,通常要接到数字地上.晶体尽量远离ADC电路,靠近MCU

2,多个电源地之间,可以考虑用电感来连接,计算一个比较适合的电感和BYPASS电容,可以消除一些附加在电源地上的干扰信号,这些可以用著名的PSPICE软件来模拟.

3,PCB,电源的线宽应当根据电流大小布置,通常要为普通信号线的数倍,在电池供电的微功耗设备里,建议最小的电源线宽不小于15MIL(这个仅仅是我们的意见),当然,有条件的可以用软件来模拟下电流的实际大小和需要的线宽,线厚度等,这个在POWER PCB上可以实际仿真得到相关参数

多点接地...

是用于高频电路中,因为高频电路的电流存在趋肤效应...所以大面积接地效果比单点接地要好.高频的连线要短而粗.一般家用的功放就是低频电路.是一点接地的方式...而FM发射机就是高频的电路.就是多点接地.多点接地一般是一大块铺铜, 低频一般采用单点串联接地,高频一般是多点并联接地.

请教有关PCB的电源线和地线的布线问题 

发布者:bri  ( 助教 )  发布时间:2007-3-7 15:5  浏览 1563 次 悬赏:10 分

你好,我现在刚好开始学习画pcb板,需要我去了解学习的东西有很多。我现在在画一块光端机的板子,要求是二层板,可是我不知道如何有效的去处理电源和地,因为它并不像四层板子,我可以把电源和地放在单独的层面。具体的问题如下:(1)电源和地线在什么情况下走环线较好,什么情况下不能走环线;(2)地线是不是一般都采用就进接地;(3)都说低频的单点接地,高频的多点接地,可是如何是单点接地,如何是多点接地;(4)在地线覆铜时(是不是地线必须要覆铜),采用网格的还是没有网格的,他们有什么区别呢?

  

 回复: 星韵  ( 副教授 )  时间:2007-3-7 15:07:00  

   得分:10 分   

希望对你有所帮助。

 

(1)电源和地线在什么情况下走环线较好,什么情况下不能走环线;

 

两层板最好规划为表层走多条电源信号,另一层走多条地信号,让电源和地信号像“井”字形排列。基本上我们不走环线。

 

(2)地线是不是一般都采用就近接地;

 

一般都是,但要区分模拟和数字地;大信号地和小信号地。

 

(3)都说低频的单点接地,高频的多点接地,可是如何是单点接地,如何是多点接地;

 

单点接地就是把地信号先连起来,然后再接到地上去;--------0(-代表地走线,0代表地)

 

多点接地就是把地信号就近接到地上去,-0-0-0-0-0-0,然后把所有的0接起来;

 

(4)在地线覆铜时(是不是地线必须要覆铜),采用网格的还是没有网格的,他们有什么区别呢? 

 

不一定要铺,但是通常是铺铜的,主要是对单板的抗干扰性能好。

 

我们一般采用没有网格的,采用网格的也行。区别好像是用网格对制造PCB时比较好一些,电气性能没有什么影响。

 

补充一点,我们一般不推荐铺网格状铜皮,网格状铜皮更容易受干扰,每一个网格就是一个小环路,当周围环境存在强磁场时,在小网格中会形成涡流现象。像王总说的,采用网格状铜皮多是出于加工方面的考虑。

工作接地按工作频率而采用以下几种接地方式: 



1. 单点接地工作频率低(<1MHz)的采用单点接地式(即把整个电路系统中的一个结构点看作接地参考点,所有对地连接都接到这一点上,并设置一个安全接地螺栓),以防两点接地产生共地阻抗的电路性耦合。多个电路的单点接地又分为串连和并联两种,由于串联接地产生共地阻抗的电路性耦合,所以低频电路最好采用并联的单点接地式。为防止工频和其它杂散电流在信号地线上产生干扰,信号地线应与功率地线和机壳地线相绝缘。且只在功率地、机壳地和接往大地的接地线的安全接地螺栓上相连(浮地式除外) 

地线的长度与截面的关系为: 

S>0.83L 1) 

式中:L——地线的长度,m; 

S——地线的截面,mm2。 



2. 多点接地 

工作频率高(>30MHz)的采用多点接地式(即在该电路系统中,用一块接地平板代替电路中每部分各自的地回路)。因为接地引线的感抗与频率和长度成正比,工作频率高时将增加共地阻抗,从而将增大共地阻抗产生的电磁干扰,所以要求地线的长度尽量短。采用多点接地时,尽量找最接近的低阻值接地面接地。 



3. 混合接地工 

作频率介于130MHz的电路采用混合接地式。当接地线的长度小于工作信号波长的1/20时,采用单点接地式,否则采用多点接地式。 



4. 浮地浮地式即该电路的地与大地无导体连接。其优点是该电路不受大地电性能的影响;其缺点是该电路易受寄生电容的影响,而使该电路的地电位变动和增加了对模拟电路的感应干扰;由于该电路的地与大地无导体连接,易产生静电积累而导致静电放电,可能造成静电击穿或强烈的干扰。因此,浮地的效果不仅取决于浮地的绝缘电阻的大小,而且取决于浮地的寄生电容的大小和信号的频率。

如何确定选择贴片电感还是贴片磁珠?

是使用贴片电感还是贴片磁珠主要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的EMI噪声时,使用片式磁珠是最佳的选择。

贴片电感和贴片磁珠的应用场合: 

贴片电感: 射频(RF)和无线通讯,信息技术设备,雷达检波器,汽车电子,蜂窝电话,寻呼机,音频设备,PDAs(个人数字助理),无线遥控系统以及低压供电模块等。

贴片磁珠: 时钟发生电路,模拟电路和数字电路之间的滤波,I/O输入/输出内部连接器(比如串口,并口,键盘,鼠标,长途电信,本地局域网),射频(RF)电路和易受干扰的逻辑设备之间,供电电路中滤除高频传导干扰,计算机,打印机,录像机(VCRS),电视系统和手提电话中的EMI噪声抑止。

电感的特性是通直流阻交流,频率越高,线圈阻抗越大。
磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰,还具有吸收静电脉冲的能力。
   磁珠是用来吸收超高频信号,象一些RF电路,PLL,振荡电路,含超高频存储器电路(DDR SDRAMRAMBUS等)都需要在电源输入部分加磁珠,而电感是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过错50MHZ

在电子设备的PCB板电路中会大量使用感性元件和EMI滤波器元件。这些元件包括片式电感和片式磁珠,以下就这两种器件的特点进行描述并分析他们的普通应用场合以及特殊应用场合。 表面贴装元件的好处在于小的封装尺寸和能够满足实际空间的要求。除了阻抗值,载流能力以及其他类似物理特性不同外,通孔接插件和表面贴装器件的其他性能特点基本相同。 片式电感在需要使用片式电感的场合,要求电感实现以下两个基本功能:电路谐振和扼流电抗。谐振电路包括谐振发生电路,振荡电路,时钟电路,脉冲电路,波形发生电路等等。谐振电路还包括高Q带通滤波器电路。 要使电路产生谐振,必须有电容和电感同时存在于电路中。在电感的两端存在寄生电容,这是由于器件两个电极之间的铁氧体本体相当于电容介质而产生的。在谐振电路中,电感必须具有高Q,窄的电感偏差,稳定的温度系数,才能达到谐振电路窄带,低的频率温度漂移的要求。 Q电路具有尖锐的谐振峰值。窄的电感偏置保证谐振频率偏差尽量小。稳定的温度系数保证谐振频率具有稳定的温度变化特性。 标准的径向引出电感和轴向引出电感以及片式电感的差异仅仅在于封装不一样。电感结构包括介质材料(通常为氧化铝陶瓷材料)上绕制线圈,或者空心线圈以及铁磁性材料上绕制线圈。 在功率应用场合,作为扼流圈使用时,电感的主要参数是直流电阻(DCR,额定电流,和低Q值。当作为滤波器使用时,希望宽带宽特性,因此,并不需要电感的高Q特性。低的DCR可以保证最小的电压降,DCR定义为元件在没有交流信号下的直流电阻。 片式磁珠 片式磁珠的功能主要是消除存在于传输线结构(PCB电路)中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分,直流成分是需要的有用信号,而射频RF能量却是无用的电磁干扰沿着线路传输和辐射(EMI)。要消除这些不需要的信号能量,使用片式磁珠扮演高频电阻的角色(衰减器),该器件允许直流信号通过,而滤除交流信号。通常高频信号为30MHz以上,然而,低频信号也会受到片式磁珠的影响。
片式磁珠由软磁铁氧体材料组成,构成高体积电阻率的独石结构。涡流损耗同铁氧体材料的电阻率成反比。涡流损耗随信号频率的平方成正比。 使用片式磁珠的好处: 小型化和轻量化 在射频噪声频率范围内具有高阻抗,消除传输线中的电磁干扰。 闭合磁路结构,更好地消除信号的串绕。 极好的磁屏蔽结构。 降低直流电阻,以免对有用信号产生过大的衰减。 显著的高频特性和阻抗特性(更好的消除RF能量)。 在高频放大电路中消除寄生振荡。 有效的工作在几个MHz到几百MHz的频率范围内。
要正确的选择磁珠,必须注意以下几点: 
1、不需要的信号的频率范围为多少;
2、噪声源是谁;
3、需要多大的噪声衰减;
4、环境条件是什么(温度,直流电压,结构强度);
5、电路和负载阻抗是多少;
6、是否有空间在PCB板上放置磁珠;
前三条通过观察厂家提供的阻抗频率曲线就可以判断。在阻抗曲线中三条曲线都非常重要,即电阻,感抗和总阻抗。总阻抗通过ZR22πfL()2+:=fL来描述。典型的阻抗曲线如下图所示:
通过这一曲线,选择在希望衰减噪声的频率范围内具有最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号。 片式磁珠在过大的直流电压下,阻抗特性会受到影响,另外,如果工作温升过高,或者外部磁场过大,磁珠的阻抗都会受到不利的影响。 使用片式磁珠和片式电感的原因: 是使用片式磁珠还是片式电感主要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的EMI噪声时,使用片式磁珠是最佳的选择。 片式磁珠和片式电感的应用场合: 
片式电感: 射频(RF)和无线通讯,信息技术设备,雷达检波器,汽车电子,蜂窝电话,寻呼机,音频设备,PDAs(个人数字助理),无线遥控系统以及低压供电模块等。
片式磁珠: 时钟发生电路,模拟电路和数字电路之间的滤波,I/O输入/输出内部连接器(比如串口,并口,键盘,鼠标,长途电信,本地局域网),射频(RF)电路和易受干扰的逻辑设备之间,供电电路中滤除高频传导干扰,计算机,打印机,录像机(VCRS,电视系统和手提电话中的EMI噪声抑止。

各元件的接地引脚应使用单独过孔,尽量靠近封装引脚接地,去耦电容也应尽量靠近电源脚放置,并通过单独过孔接地。同时,为了抗电磁干扰,最好把数字电源和模拟电源、数字地和模拟地隔离开来,一般可采用0 Ω电阻或磁珠来进行隔离。

<think>好的,用户想了解SPI协议的硬件电路设计细节和实现方案。首先,我需要回顾一下SPI的基本知识,确保自己理解正确。SPI是串行外设接口,全双工、同步通信,常用于芯片间通信。主从结构,通常有四根线:SCK、MOSI、MISO、SS。 接下来,用户需要硬件电路设计方面的细节,所以应该从电路组成、信号线作用、电平匹配、主从设备连接等方面展开。首先,SPI的四个信号线必须明确:SCK由主机产生,MOSI和MISO分别是主出从入和主入从出,SS是片选信号,用于选择从机。要提到每个信号线的连接方式,比如SS可能需要多个GPIO控制多个从设备。 然后,需要考虑电平匹配的问题,尤其是不同电压的器件之间需要电平转换,比如3.3V和5V设备之间。这里可能需要使用电平转换芯片或者电阻分压,这点很重要,用户可能在设计时会遇到这个问题。 接着,关于主从设备的连接方式,可能需要说明菊花链和星型拓扑结构。不过通常SPI使用星型连接,每个从设备有独立的SS线。菊花链可能较少见,但如果有的话需要解释。 另外,硬件设计中要考虑的还有上拉电阻的使用,尤其是SS线可能需要上拉,避免未选中时的浮空状态。同时,信号线的长度和布局也会影响信号完整性,高速情况下需要注意阻抗匹配和减少干扰。 然后,参考用户提供的引用内容,引用[3]提到SPI初始化流程中的GPIO设置和模式配置,这可能和硬件设计中的引脚配置有关,比如GPIO需要设置为SPI功能模式,复用功能等。需要结合这些信息,说明在硬件设计中如何正确配置微控制器的引脚。 用户可能还关心具体的实现方案,比如使用STM32的SPI外设时,硬件电路如何设计。需要提到如何连接STM32的SPI引脚到从设备,如何配置主从模式,以及如何通过硬件NSS信号或软件控制SS线。 此外,抗干扰措施也是硬件设计的一部分,比如添加滤波电容、合理布局走线、使用屏蔽线等。这些都能提高通信的可靠性。 最后,生成相关问题时,要围绕硬件设计展开,比如电平转换、多从机设计、抗干扰、布局注意事项、主从模式选择、常见错误等。这些问题可以帮助用户更深入地理解SPI的硬件实现。 现在需要检查是否有遗漏的部分,比如是否提到了SPI的三种模式(CPOL和CPHA的组合),但硬件设计中可能更关注电气特性而非模式设置,不过模式设置会影响信号的电平,所以可能需要简要提及。同时,确保引用了提供的参考资料中的内容,比如初始化流程中的GPIO设置和使能SPI外设的部分。 总结一下,回答的结构应该是先介绍SPI硬件电路的组成部分,然后详细讲解每个部分的设计要点,接着给出实现方案,最后提供相关问题。要确保语言清晰,技术细节准确,并且引用提供的参考文献中的相关内容。</think>### SPI协议硬件电路设计详解 #### 一、SPI硬件电路核心组成 1. **信号线定义** - **SCK(时钟线)**:由主机产生,频率范围通常为$10\ \text{MHz}$至$100\ \text{MHz}$[^1] - **MOSI(主出从入)**:主机发送数据到从机 - **MISO(主入从出)**:从机返回数据到主机 - **SS(片选线)**:低电平有效,每个从机需独立片选信号 2. **电平匹配设计** - 不同电压器件(如$3.3\ \text{V}$主机与$5\ \text{V}$从机)需添加电平转换芯片(如TXS0108E) - 简单场景可用电阻分压电路: $$ R_1 = \frac{V_{\text{high}} - V_{\text{low}}}{I_{\text{max}}},\quad R_2 = \frac{V_{\text{low}}}{I_{\text{max}}} $$ #### 二、典型硬件实现方案 1. **STM32主控方案** ```c // 引用SPI初始化代码[^3] void SPI_Init() { GPIO_SetMode(SPI_SCK_PIN, ALT_FUNC); // 设置GPIO为复用功能 SPI->CR1 |= SPI_CR1_BR_0; // 设置时钟分频 SPI->CR1 |= SPI_CR1_MSTR; // 配置为主机模式 __HAL_SPI_ENABLE(&hspi); // 使能SPI外设[^2] } ``` 2. **多从机连接方案** - **星型拓扑**:每个从机单独SS线(推荐) - **菊花链**:共享SS线,需特殊器件支持 #### 三、关键设计要点 1. **抗干扰设计** - 在SCK/MOSI/MISO线上串接$33\ \Omega$电阻 - 并行放置$10\ \text{pF}$电容过滤高频噪声 - 信号线长度不超过$\lambda/10$($\lambda$为信号波长) 2. **布局规范** - 保持SCK与MISO/MOSI等长走线(偏差<$150\ \text{mil}$) - 电源层与地平面完整,避免跨分割 3. **ESD保护** - 在接口端添加TVS二极管(如PESD5V0S1BA) - 接地阻抗需<$1\ \Omega$ #### 四、实测参数参考 | 参数 | 典型值 | |-------------|-----------------| | 建立时间 | $5\ \text{ns}$ | | 保持时间 | $3\ \text{ns}$ | | 上升时间 | $2\ \text{ns}$ |
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值