- 博客(7)
- 收藏
- 关注
RSS订阅原创 关于vivado2018转vivado2020.2，vitis固化上遇到的各种问题，及固化流程。
本文记录了在Vivado 2020.2版本中生成FSBL文件时遇到的问题及解决方案。主要遇到两个错误：一是无法点击Finish按钮，提示缺少xilffs库；二是编译时出现Makefile错误。通过检查BSP设置、重启Vitis和修改Makefile内容（主要在三个路径的文件中调整编译参数）解决了这些问题。最终成功生成了FSBL文件，并通过JTAG方式完成了程序下载。文章特别指出2020.2版本与早期版本在文件路径和Makefile内容上的差异是导致错误的主要原因。
2025-06-24 15:31:05
873
原创 AD学习易忘点DAY5
同上面方法一样打开view option，然后打开single layer Mode。点击View Configuration。点击右下角Panels。勾选Polygons。
2025-03-14 19:07:34
1017
原创 AD学习易忘点DAY4
要先打开pcb界面，点击右下角panels，然后打开【PCB】选项，在选项中选择【split plane editor】，然后用线画出一个封闭区域，就会自动生成两块分区，然后给对应分配网络就行。丝印层到阻焊层的间距不满足规则中的约束，去【设计】--》【规则】中解决。最小阻焊间隙约束,把这个报警值改小一些，就不会报警了。不详细说明，可以看一下该博客介绍。
2024-07-16 21:58:27
1545
原创 AD学习易忘点DAY3
点击右下角【panels】——>【Components】——>【三】——>【file-based libraries preference】——>【安装】——>导入。在右下角，点击panels---->Message，就可以打开Message界面。工程---->Compile PCB Project。【工具】——>【标注】——>【原理图标注】注意点：打开这个看你要导入原理图还是封装。但我看了以下博客才解决我的问题。2.PCB DRC检查。shift + 空格。1.原理图DRC检查。
2024-07-15 23:22:06
1128
原创 AD学习易忘点DAY2
用嘉立创的时候，突然发现只要在原理图中选中器件，在pcb中对应的封装就会提示显示。而AD中，我点击原理图就无法直接在PCB中看到对应器件。，找到交叉探针，点击出现十字，然后按住CTRL+左键点击原理图想要查看的元器件，就会在PCB中高亮出现。出现这个绿色叉叉一般是我们设置的最小间距还不够小，一般默认是10mil，所以需要我们去修改，一般改成6mil就够用了。处，鼠标右键打开层堆栈管理器都一样。1.从原理图找PCB对应封装器件。之后具体操作还有设计介绍可以看。2.从PCB中找器件原理图。[设计]—>[规则]
2024-07-14 19:30:26
1972
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人