左氏浮夸的博客

使用Verilog代码编写的生成波特率程序： 程序目前支持9600、19200、38400、57600、115200，如需要其他波特率请根据计算方法加入代码中，输入的时钟信号为50MHz module SpeedSet(clk,reset,cnt); input clk,reset; output cnt; ///波特率对应的脉冲的个数。计算方法如下： //以9600bps为例：1s/

使用Verilog代码编写的串口接收程序： 数据位8位，停止位1位，校验位没有，流控没有 波特率由波特率模块生成 串口时序大致如下图所示： module uart_recv(GClk,clk_bps,reset,rx_en,Rxd,datain,rx_ok); input GClk,clk_bps,reset,rx_en,Rxd; output [7:0]datai