串口通信Usart发送程序

最新推荐文章于 2025-06-08 10:33:02 发布

左氏浮夸

最新推荐文章于 2025-06-08 10:33:02 发布

阅读量1.5k

点赞数

CC 4.0 BY-SA版权

文章标签： fpga

本文链接：https://blog.youkuaiyun.com/daba0uo/article/details/52742735

该博客介绍了如何使用Verilog语言编写一个串行外设接口（USART）的发送程序，配置为8位数据位，1位停止位，无校验位和流控。波特率由专门的模块生成，详细时序图辅助理解串口通信过程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

使用Verilog代码编写的USART发送程序：

数据位8位，停止位1位，校验位没有，流控没有

波特率由波特率模块生成

串口时序大致如下图所示：

module uart_trans(GClk,clk_bps,reset,tx_en,datain,Txd,tx_ok);
input GClk,clk_bps,reset,tx_en;//全局时钟，波特率时钟，全局复位，发送启动信号
input [7:0]datain;
output Txd,tx_ok;
//tx_en:__/^\____________________

wire clk_bps;
reg Txd,tx_ok;
reg [7:0]data;//数据缓存
reg [3:0]BitPos;//状态位

reg tx_en0,tx_en1,tx_en2;    //rx_int信号寄存器，捕捉下降沿滤波用
always @ (posedge GClk or negedge reset) 
    if(!reset) begin
        tx_en0 <= 1'b0;
        tx_en1 <= 1'b0;
        tx_en2 <= 1'b0;
    end
    else begin
        tx_en0 <= tx_en;
        tx_en1 <= tx_en0;
        tx_en2 <= tx_en1;
    end
assign pos_tx_en =  tx_en & ~tx_en0;    //捕捉到下降沿后，neg_rx_int拉高保持一个主时钟周期
 
reg T