串口通信USART接收程序

最新推荐文章于 2025-10-20 09:05:30 发布

原创

最新推荐文章于 2025-10-20 09:05:30 发布 · 1.7k 阅读

1 ·

CC 4.0 BY-SA版权

本文介绍了一种使用Verilog编写的串口接收程序，配置为8位数据位，1位停止位，无校验位和流控，波特率由专用模块生成。通过时序图理解串口通信过程。

使用Verilog代码编写的串口接收程序：

数据位8位，停止位1位，校验位没有，流控没有

波特率由波特率模块生成

串口时序大致如下图所示：

module uart_recv(GClk,clk_bps,reset,rx_en,Rxd,datain,rx_ok);
input GClk,clk_bps,reset,rx_en,Rxd;
output [7:0]datain;
output rx_ok;
//neg_rx:__/\______________________________
//rx_ok:_________________________________/^\_
//rx_en:^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
//RxAv:____/^^^^^^^^^^^^^^^^^^^^^^^^^^^^\___

wire clk_bps;
reg [7:0]data;//接收数据缓存
reg [7:0]data_temp;
reg rx_ok;
reg [3:0]BitPos;//结构位置定义
/*  捕获rx的下降沿，即起始