xilinx dma调试笔记

最新推荐文章于 2025-08-09 13:33:00 发布
原创 最新推荐文章于 2025-08-09 13:33:00 发布 · 1.4w 阅读 · 44 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#DMA

这篇博客记录了在调试Xilinx DMA时遇到的中断错误，作者分析了中断状态寄存器IrqStatus，发现错误与接收完毕同时发生。通过阅读手册，了解到错误信息位于S2MM_DMASR的低11位，但读取时进行了屏蔽。进一步分析发现，错误是由于S2MM缓冲区长度设置过小导致的。当设置的长度小于实际接收包大小时，会导致内部错误并使DMA通道暂停。解决方案是确保S2MM_LENGTH大于等于最大预期接收包的长度。

按照官方案例，启动接收传输：

        u32 Status = XAxiDma_SimpleTransfer(&AxiDma, (UINTPTR)RxDMAPtr,
                 (u32)(1024), XAXIDMA_DEVICE_TO_DMA);
        if (Status != XST_SUCCESS) {
            printf("dma from device error:%d\n", Status);
            pthread_exit(0);
        }

发现接收到的中断总会进入IRQ_ERROR，打印IrqStatus的值

        IrqStatus = XAxiDma_IntrGetIrq(&AxiDma, XAXIDMA_DEVICE_TO_DMA);
        XAxiDma_IntrAckIrq(&AxiDma, IrqStatus, XAXIDMA_DEVICE_TO_DMA);
        if (!(IrqStatus & XAXIDMA_IRQ_ALL_MASK)) {
            printf("all mask = %x\n", IrqStatus);
            continue;
        }
        if ((IrqStatus & XAXIDMA_IRQ_ERROR_MASK)) {
            Error = 1;
            XAxiDma_Reset(&AxiDma);
            TimeOut = RESET_TIMEOUT_COUNTER;
            while (TimeOut) {
                if(XAxiDma_ResetIsDone(&AxiDma)) {
                    break;
                }
                TimeOut -=
最低0.47元/天 解锁文章
XDMA的FPGA IP核配置详解
whm128的博客
11-28 272
摘要：本文介绍了Xilinx提供的XDMA IP核配置过程，该IP核用于PCI Express接口的高性能DMA传输。配置分为五个部分：Basic（设置PCIe物理参数、AXI接口等）、PCIe-ID（配置PCIe基础信息）、PCIe-BAR（BAR空间设置）、PCIe-MISC（中断配置）和PCIe-DMA（DMA通道设置）。重点说明了AXI接口选择（MM模式）、中断机制推荐（MSI/MSI-X）以及H2C/C2H数据传输方向配置。通过Vivado 17.4工具，用户可灵活定制XDMA IP以满足不同数据
12017.xilinx-DMA控制器
写给自己的笔记
08-30 394
文章目录DMA 控制器1 Introduction 介绍2 DMA Controller Functional Description `DMA控制器功能说明`2.1 DMA Architecture `体系结构`2.2 Common Buffer `公共缓存区`3 DMA Data Flow `DMA 数据流`3.1 DMA Model `模型`3.2 DMA Modes `模式`3.2.1 Simple DMA Mode `简单DMA模式`3.2.1 Scatter Gather DMA Mode `散
Zynq PS_PL间通信学习（一） AXI_DMA_LOOP测试
weisili2000_2000的博客
12-06 1万+
参考资料： Xilinx官方参考文档：PG021_axi_dma、UG585_zynq_7000_TRM等 AXI DMA开发 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 黑金教程 course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf 米联客教程 S03_CH01_AXI_D...
xilinx_dma
07-27
dma_performance_demo
XILINX DMA/Bridge Subsystem for PCI Express （XDMA）笔记1(基于VU250 board)
linpeng_9527的博客
04-11 7045
一句话：使用以下配置，保证你的IP直接上板能work，不用仿真！！！欢迎点赞 FPGA型号：Xilinx VU250 IP版本：V4.1 数据手册：https://www.xilinx.com/support/documentation/ip_documentation/xdma/v4_1/pg195-pcie-dma.pdf XDMA驱动下载：https://github.com/Xil...
Xilinx FPGA高性能多通道PCIe-DMA控制器
weixin_42144870的博客
11-29 2262
基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。
【Xilinx DMA SG】Xilinx DMA SG 模式
记录学习历程
02-05 8566
DMA简介： AXI 直接存储器访问 (AXI DMA) IP 提供高带宽直接存储器 AXI4 存储器映射和 AXI4-Stream IP 接口之间的访问。它SG模式还可以从中央处理中卸载数据移动任务 基于处理器的系统中的单元 (CPU)。初始化、状态和管理寄存器是 通过 AXI4-Lite 从接口访问。图说明了功能 核心的组成。 1、系统内存和stream目标之间的主要高速 DMA 数据移动是 通过 AXI4 Read Master 到 AXI MM2S Stream Master，以及.
XILINX平台下LINUX DMA驱动调研
zljdfaljsfd的博客
09-01 803
VA：virtual address称为虚拟地址，PA：physical address称为物理地址。CPU通过地址来访问内存中的单元，如果CPU没有MMU，或者有MMU但没有启动，那么CPU内核在取指令或者访问内存时发出的地址(此时必须是物理地址，假如是虚拟地址，那么当前的动作无效)将直接传到CPU芯片的外部地址引脚上，直接被内存芯片(物理内存)接收，这时候的地址就是物理地址。
K7_PCIE_DMA_XILINX
12-28
Xapp1171是Xilinx发布的一份技术应用笔记，详细介绍了如何在Xilinx FPGA中设计和实现PCIe DMA系统。这份文档涵盖了以下关键知识点： 1. **PCIe协议基础**：首先，理解PCIe协议的基础知识至关重要，包括PCIe的拓扑...
XILINX PCIE DMA/Bridge Subsystem for PCI Express （XDMA）笔记
热门推荐
星旭的博客
03-25 1万+
前段时间在公司项目中调试了PCIE，正好做一个总结，那些介绍XDMA、PCIE之类的多余的东西网上能搜到很多，我这里就不多说。我写的只是自己的一些想法，以及自己的设计思路。 同每一个刚开始调试PCIE的人一样，作为初学者大家都是先去网上搜集大量的资料学习，我也搜集了很多，看完之后其实还是有点泪崩，不知道怎么做。 在Vivado的IP Catalog中我们可以看到有三个可用于PCIE控制的IP核...
Zynq7000网络驱动调试笔记
07-21
### Zynq7000网络驱动调试笔记详解 #### 一、Zynq7000与SAMA5D3x的网络控制器 Zynq7000系列器件中的网络控制器与Atmel SAMA5D3x处理器中的千兆网络控制器采用的是相同的Cadence公司IP核心。尽管如此，两家公司却...
Xilinx授权：公开全部源代码的 PCIe DMA 引擎
07-08
这个DMA引擎在Xilinx 65nm的V5器件的PCIe IP上测试通过；已经在ML506 和ML555板上测试通过，欢迎大家下载使用和学习
xilinx平台dma分析
cesar的博客
07-11 5948
linux内核皆使用dmaengine架构来管理dma，未了解的可通过以下链接熟悉下： https://blog.youkuaiyun.com/were0415/article/details/54095899 现以视频输出为例进一步分析： 1.FPGA分配了一个显存空间，如下设备树所示： VideoOut_1ch_v_frmbuf_rd_0: v_frmbuf_rd@b0000000 { ...
XILINX_IP核_DMA
qq_45579489的博客
03-01 3073
DMA:direct memory assess 直接内存访问 在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA上的IP核即软核DMA
【Xilinx DMA】Xilinx FPGA DMA介绍
记录学习历程
02-07 8793
DMA(Direct Memory Access 直接内存访问) 可以在不受CPU干预的情况下，完成对内存的存取。 在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。 如何选用这两个DMA呢？ 如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA； 而对于大量数据的搬运，内存DDR3到PL的软核AXI DMA，并且用HP接口以达到高速传输的效果，但是其缺点是会占用FPGA的一部分逻辑资源，以内存换速率。 AXI DMA为内存和AXI4
基于xilinx 平台的dma调试体会
执念
01-29 3587
年前最后一天，心不能飞。 1. AXI协议介绍 Xilinx ZYNQ或者UltraScale+ 芯片集成了ARM核和传统FPGA，具有硬件集成度高，ARM和FPGA的通信速率快，外部接口可灵活配置等优点。很适合应用在视觉、AI等领域。ARM和FPGA的数据交互大致有中断、寄存器和AXI等几种方式。 a. 中断, xilinx的soc芯片提供了专门的中断接口，由pl给到ps; b. 寄存器, ps产生控制信号或者提供参数给到pl使用，或者ps读取pl侧的逻辑状态； c. 当ps和pl需要频繁地的交互大量数
Xilinx PCIe DMA实现与应用教程
最新发布
weixin_42153793的博客
08-09 1349
定制适合特定应用场景的DMA控制器，可以减少不必要的数据处理开销。优化DMA传输机制，比如使用分散/聚合传输减少多次小块数据传输的开销。
Xilinx PCIE DMA 仿真环境搭建
青春易逝，愿不负昭华，期待梦与远方
06-03 1万+
目录 1、前言 2、仿真环境搭建 3、BMD工程的PIO仿真 4、xapp1052DMA仿真 4.1 testcase 4.2 配置cfg_bus_mstr_enable 4.3 WR DMA仿真 4.4 RD DMA仿真 1、前言 在阅读本文之前，建议刚接触PCIE的读者，请按顺序逐一阅读下面几个内容： 五、X...
Xilinx DMA IP使用
黑客三遍猪
07-30 2898
Xilinx共提供三种类型的DMA IP，AXI DMA，AXI CDMA，AXI VDMA，分别适配于AXI-MM，AXI-Stream等相互搬运场合。 AXI DMA 发送端通过Start of Frame bit (TXSOF)和End of Frame bit (TXEOF)来界定AXI-Stream上的包边界。TXSOF和TXEOF可以跨描述符，接收端也是类似，当包长度超过一个描述符长度时，会自动取下一个描述符来接收数据，通过RXSOF和RXEOF来界定一个包。 首先设置DMACR.RS为1，通过
Xilinx AXI DMA v7.1 设计与应用指南
“AXI DMA教程与笔记习题 - ...这篇“AXI DMA教程与笔记习题”是学习和使用Xilinx AXI DMA LogiCORE IP的关键参考资料，涵盖了从基本概念到深度实践的全面内容，对任何涉及FPGA数据传输设计的工程师都极具价值。
评论 10
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值