ERROR:PhysDesignRules:2449 - The computed value for the VCO operating frequency of PLL_ADV instance

最新推荐文章于 2024-09-12 14:15:29 发布
原创 最新推荐文章于 2024-09-12 14:15:29 发布 · 2.3k 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 

ERROR:PhysDesignRules:2449 - The computed value for the VCO operating frequency
   of PLL_ADV instance
   cpu_sys_i/clock_generator_0/clock_generator_0/PLL0_INST/Using_PLL_ADV.PLL_ADV
   _inst is calculated to be 1300.000000 MHz. This falls above the operating
   range of the PLL VCO frequency for this device of 400.000000 - 1080.000000
   MHz. Please adjust either the input frequency CLKINx_PERIOD, multiplication
   factor CLKFBOUT_MULT or the division factor DIVCLK_DIVIDE, in order to
   achieve a VCO frequency within the rated operating range for this device.
ERROR:Pack:1642 - Errors in physical DRC.

ISE调用MCB_DDR3模块综合产生ERROR，原因：时钟频率配置错误，频率超出器件工作频率；修改方法：

使用xilinx IP核生成器生成MIG IP核，得到顶层文件，根据器件重新配置如下参数：

时钟分频系数原为：
最低0.47元/天 解锁文章
【ChatGPT核心原理实战】手动求解 Transformer：分步数学示例 | Solving Transformer by Hand: A Step-by-Step Math Example
AI天才研究院
12-22 4003
手动求解 Transformer：分步数学示例Understanding Transformers: A Step-by-Step Math Example — Part 1了解 Transformer：分步数学示例 — 第 1 部分I understand that the transformer architecture may seem scary, and you might have encountered various explanations on…我知道变压器架构可能看起来很可怕，并且
Pydantic 动态字段：使用和不使用 `@computed_field` 的对比指南
engchina的专栏
12-09 1800
不使用可以满足简单的动态字段需求，但需要手动处理序列化输出逻辑。使用能自动包含动态字段到序列化输出中，且提供更多配置选项，适合更复杂的场景。
ISE MAP出错：“ERROR:PhysDesignRules:1683 - Unsupported programming for BSCAN block and ...............“
weixin_42736555的博客
01-19 1480
FPGA ISE 的ICON核使用
FPGA实现问题：[DRC PDRC-34] MMCM_adv_ClkFrequency_div_no_dclk
m0_62777362的博客
08-20 8466
FPGA实现问题：[DRC PDRC-34] MMCM_adv_ClkFrequency_div_no_dclk，通过修改约束文件中的时钟设定解决。
DDR-IP核设置问题
weixin_45175811的博客
09-23 2026
vivado设置ddr-ip核参数遇到的关于时钟方面的问题。
VIVADO报错[DRC PDRC-34] 解决办法及思路
qq_57771570的博客
09-12 3981
这个报错看起来很多，但是总结起来就是MMCM的VCO参考频率2375M超出有效范围（600~1200）,一般这个是由于XDC约束错误导致的，可以直接核对报告路径里的这个mmcm ip的输入时钟频率以及你在xdc中的约束频率是否一致，将错误的约束修改过来即可
xilinx FPGA普通IO作PLL时钟输入
flomingo1的专栏
10-28 5329
xilinx FPGA普通IO作PLL时钟输入 在xilinx ZC7020的片子上做的实验; [结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之...
GEE错误：Error: Encoded object too large. (Error code: 3)
此星光明博客
07-19 1308
Error: Encoded object too large. (Error code: 3) 函数 dissolve(maxError, proj) Returns the union of the geometry. This leaves single geometries untouched, and unions multi geometries.this:geometry (Geometry):The geometry to union.maxError (ErrorMargin, d
ISE错误总结
little_ox的博客
11-11 7089
map编译失败 1、"ERROR:Place:864 - Incompatible IOB’s are locked to the same bank" 网友解决方法：地址链接 （1）于是去查引脚配置，发现 也就是说，在bank=15的这组IO里面，我既选了LVAMOS18，又选了33*，而它俩分别是不同的电平，具体各自是多少我不知道，反正，同一个bank组的IO只能用同一个电平，所以这里我把CMOS18改成33*，就消除了这个error。 （2）在qingdaofashu程序里，并没有报错，搜索了很多
vue项目报错如下：(Emitted value instead of an instance of Error)
热门推荐
Wisdom—Yoga—TaciturnKnight（WYT）
10-28 5万+
`(Emitted value instead of an instance of Error) the "scope" attribute for scoped slots have been deprecated and replaced by "slot-scope" since 2.5. The n ot-scope" attribute can also be used on plai
ISE PhysDesignRules
u010830004的专栏
01-25 2325
PhysDesignRules:2100 - Issue with pin connections and/or configuration on    block:    .DLY9/SRL16E>:.  For RAMMODE programming set with DPRAM32,    SPRAM32 or SRL16 the DI2 input pin must be conne
LO Frequency Plan
远上寒杉的专栏
08-16 3440
概述LO DIV是位于VCO和mixer之间的模块，其作用是分频和驱动长走线，设计难点在于底噪。 不同的band有不同的频率覆盖范围，为了减小VCO的设计难度需要选择合适的分频方案。E-UTRA规定的band与频率的对应关系在3GPP或wikipedia上可以查到。 一般来说，决定了所要支持的band、分频比步长、基本分频器、VCO的最高频率以及VCO的个数，最佳的LO分频方案就确定了。 所要支
Jlink V8固件修复
左氏浮夸的博客
10-04 2188
在使用Jlink时经常会因为设备原因或者电脑驱动原因致使丢失固件，使Jlink变成一块废砖，在网上搜集多个大侠们的方法之后总结出自己修复Jlink V8固件的方法，所有的方法都大同小异，只是在某些细节上会决定最终的成败。工欲善其事必先利其器，修复固件前先准备下载一些工具：万能Jlink固件、SAM-BA 软件1、重新烧写固件到Jlink，将原来V8.bin固件用Winhex打开，并找到偏移地址为0...
2.4G模块NRF24L01调试经验
左氏浮夸的博客
10-12 4万+
参照野火STM32程序调试NRF24L01成功，颇获喜感 nRF24L01是一款工作在2.4~2.5GHz世界通用ISM频段的单片无线收发器芯片。无线收发器包括：频率发生器、增强型SchockBurstTM模式控制器、功率放大器、警惕振荡器、调制器、解调器。输出功率、频道选择和协议的设置可以通过SPI接口进行设置。 模块外形图如下图所示：                 PCB和引脚示意图如下
[Vue warn]: Error compiling template: vue 编译模板错误
马一文
11-08 2万+
[Vue warn]: Error compiling template: <div id="app"> <ul class="loginul"> <li> 登陆账号：<input type="text" id="userCode" value="{{user.userCode}}" name="use
【Xilinx】【Spartan6】BUFG网络上的时钟信号如何通过普通IO输出
yanglong890124的专栏
07-22 5652
如需转载，请将下列字段一起转载。 新浪海风博客http://blog.sina.com.cn/dingyunfeng   声明：以下内容仅指Xilinx Spartan6系列，其他FPGA并不一定适用。         FPGA的设计中，时钟系统的设计极其重要，通常时钟信号会使用BUFG网络减少传输延迟，提高系统性能并增强系统的稳定性。       在实际使用
vue-提示warning
heartOfblack 离开了电脑，我不希望我还有病
04-10 8784
[Vue warn]: Templates should only be responsible for mapping the state to the UI. Avoid placing tags with side-effects in your templates, such as <script>.出现这个警告的原因可能是你新建VUE实例的代码放在了被绑定的组件当中比如<div id='l
Make Easy Money with Google: Using the AdSense Advertising Program
TopMVP
10-11 499
版权声明：原创作品，允许转载，转载时请务必以超链接形式标明文章原始出版、作者信息和本声明。否则将追究法律责任。http://blog.youkuaiyun.com/topmvp - topmvpGet your Web site to "show you the money" by using Google to draw more eyes--and wallets--to your content. In
[DRC PDRC-34] MMCM_adv_ClkFrequency_div_no_dclk: The computed value 400.000 MHz (CLKIN1_PERIOD, net pll_clk3) for the VCO operating frequency of the MMCME2_ADV site MMCME2_ADV_X1Y2 (cell design_1_wrapper_inst/design_1_i/mig_7series_0/u_design_1_mig_7series_0_0_mig/u_ddr3_infrastructure/gen_mmcm.mmcm_i) falls outside the operating range of the MMCM VCO frequency for this device (600.000 - 1200.000 MHz). The computed value is (CLKFBOUT_MULT_F * 1000 / (CLKINx_PERIOD * DIVCLK_DIVIDE)). Please run update_timing to update the MMCM settings. If that does not work, adjust either the input period CLKINx_PERIOD (20.000000), multiplication factor CLKFBOUT_MULT_F (8.000000) or the division factor DIVCLK_DIVIDE (1), in order to achieve a VCO frequency within the rated operating range for this device. PLLE2_ADV[DRC PDRC-43] PLL_adv_ClkFrequency_div_no_dclk: The computed value 400.000 MHz (CLKIN1_PERIOD, net FCLK_CLK0) for the VCO operating frequency of the PLLE2_ADV site PLLE2_ADV_X1Y2 (cell design_1_wrapper_inst/design_1_i/mig_7series_0/u_design_1_mig_7series_0_0_mig/u_ddr3_infrastructure/plle2_i) falls outside the operating range of the PLL VCO frequency for this device (800.000 - 1600.000 MHz). The computed value is (CLKFBOUT_MULT_F * 1000 / (CLKINx_PERIOD * DIVCLK_DIVIDE)). Please adjust either the input period CLKINx_PERIOD (10.000000), multiplication factor CLKFBOUT_MULT_F (4) or the division factor DIVCLK_DIVIDE (1), in order to achieve a VCO frequency within the rated operating range for this device.这种错误如何解决
最新发布
09-01
<think> 嗯，用户遇到了FPGA开发中常见的MMCM/PLL配置错误，核心问题是VCO频率超出器件允许范围。这确实是个硬件工程师常踩的坑啊。 用户提供的站内引用提到通过TCL计算参数和动态重配置的方案，但重点应该落在VCO范围这个具体错误上。上次对话中用户似乎更关注基础配置而非动态重配置，所以这次要聚焦在参数计算的核心矛盾上。 用户可能正在调试Xilinx 7系列或UltraScale器件，因为MMCME2_ADV/PLLE2_ADV是这些系列的IP。ta的工程文件里应该已经实例化了时钟组件，但综合时报了VCO范围错误。考虑到用户能准确说出频率范围，说明已经查阅过DS182等文档了。 关键要解决三个矛盾点：首先是输入时钟与分频系数的匹配问题，比如低频输入时钟需要较小D分频值时可能导致VCO过低；其次是输出时钟范围与VCO的耦合关系；最后是器件PVT变化带来的余量问题。 从工程实践角度，应该分层次解决：先检查基础参数是否满足不等式约束，再考虑自动计算工具的使用技巧，最后才是动态重配置这种高级功能。用户当前更需要的可能是前两层解决方案。 注意到用户没有提供具体时钟参数，所以需要给出通用性强的排查路径。特别要强调CLKFBOUT_MULT_F这个关键参数，因为浮点特性容易导致计算偏差。另外必须提醒用户检查所有输出时钟的相位要求，这会影响VCO下限。 动态重配置的部分可以简要提及，毕竟用户引用中提到过状态机实现方案。但重点还是放在静态参数校正上，毕竟大多数工程不需要运行时重配置。最后一定要强调余量设计，实验室能跑的频率到低温环境可能就崩了。 </think> 以下是解决MMCME2_ADV/PLLE2_ADV VCO频率超范围错误的系统性方法，结合Xilinx FPGA设计规范： ### 1. **参数约束检查（关键步骤）** - **VCO计算公式**： $$ \text{VCO}_{actual} = \frac{\text{CLKIN} \times \text{CLKFBOUT\_MULT\_F}}{\text{DIVCLK\_DIVIDE}} $$ - **强制约束范围**： - MMCME2_ADV：600 MHz ≤ $\text{VCO}_{actual}$ ≤ 1200 MHz - PLLE2_ADV：800 MHz ≤ $\text{VCO}_{actual}$ ≤ 1600 MHz ### 2. **参数调整策略 | 参数 | 调整方向 | 影响范围 | 风险控制 | |--------------------|------------------|-----------------------------|--------------------------| | `CLKIN`（输入频率）| 降低输入频率 | 可能需修改外部时钟源 | 检查系统时钟树兼容性 | | `DIVCLK_DIVIDE` | **优先增大** | 直接降低VCO值 | 避免>106（MMCM上限） | | `CLKFBOUT_MULT_F` | **优先减小** | 最有效降低VCO的手段 | 保持≥2.000（最小值） | | 输出分频系数 | 单独调整输出通道 | 不影响VCO，仅限输出频率调节 | 需满足各时钟域时序需求 | ### 3. **自动计算工具使用 ```tcl # Vivado TCL检查命令（需在open project后执行） report_clock_networks -name mmcm_analysis check_timing -override_defaults ``` - **工具链辅助**： - 使用Vivado的**Clock Wizard IP**自动生成合法参数 - 运行`validate_mult_div`脚本验证分频组合 ### 4. **动态重配置方案 当需要运行时切换频率时（引用站内技术[^1]）： ```verilog // 状态机控制重配置流程 case (reconfig_state) IDLE: if (freq_change) load_drp_registers(); ADDR_PHASE: drp_en <= 1; drp_addr <= 6'h03; // 写MMCM DRP地址 DATA_PHASE: drp_di <= new_mult_value; TRIGGER: mmcm_drp_en <= 1'b1; // 触发重配置 endcase ``` > 📌 **关键点**：重配置前需通过`LOCKED`信号确认时钟稳定，且新参数必须预先通过静态计算验证 ### 5. **余量设计原则 - **工作温度补偿**：VCO实际值需预留±5%余量（工业级器件） $$ VCO_{design} = VCO_{min} \times 1.05 \quad to \quad VCO_{max} \times 0.95 $$ - **电压波动补偿**：尤其注意12V供电波动±10%的影响 ### 6. **进阶调试技巧 - **频率反推验证**： ```python # Python计算验证脚本 def calc_vco(clkin, mult, div): return clkin * mult / div # 示例：100MHz输入要求输出25MHz print(calc_vco(100, 52.125, 13)) # 输出401.25MHz → 低于PLL下限！ ``` - **Oscilloscope实测**：通过FPGA的SYSMON监测实际VCO频率 ### ▶ 常见错误案例 1. **输入时钟抖动过大** → 导致VCO失锁 **对策**：在MMCM前添加BUFR缓冲器 2. **跨时钟域约束缺失** → 误触发重配置 **对策**：添加`set_false_path -to [get_cells drp_ctrl*]` > ⚠️ **终极方案**：若无法满足约束，可级联两个MMCM（首级工作在800-1200MHz，次级处理低频输出）
评论 3
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值