- 博客(6)
- 收藏
- 关注
RSS订阅原创 AXI总线学习2
AXI协议是基于突发的。主机通过驱动传输过程中控制信息和地址的第一个字节地址开始每一次向从机进行突发传输，在这个传输过程中，从机要计算传输的地址。一次突发传输不能超过4KB的地址边界。
2024-04-22 18:14:00
1167
原创 AXI总线学习1
5个传输通道都使用相同的 VALID/READY 握手方式来传输地址，数据和控制信息。这种流控方式意味着主机和从机都可以控制数据传输速率。主机发出VALID信号表示地址，数据或者控制信号是有效的。从机产生READY信号表示它可以接收传输数据。所以数据传输只会发生在VALID和READY信号都有效的时候。
2024-04-18 16:00:18
387
1
原创 以太网学习日记1
以太网的基本概念 1.1以太网的硬件架构 1.2 OSI七层模型 物理层的芯片叫做PHY，而数据链路层叫做MAC。 物理层定义了数据传输和接送所需要的光电信号，线路状态，数据编码和电路等，并为数据链路层提供标准的数据接口。数据链路层主要提供寻址，数据帧的构建，差错检查传送控制，像网络层提供标准的数据接口等功能。 1.3 MAC和PHY的接口类型汇总 参考文章:https://blog.youkuaiyun.com/ID2442512720/article/details/131301158?ops_request
2024-04-12 15:11:09
244
原创 基于FPGA的哈希表设计
1.前言 散列表（Hash table，也叫哈希表),根据根关键键值来直接访问的数据结构。也就是说，将键码通过某种方式映射到表中一个位置来访问记录。这种映射方式便称为散列函数（哈希函数)，而存放记录的结构也称为散列表。也就是说给定表，存在一个函数使得，输入的每一个关键码都可以得到一个可以存放在表中的地址。 2.基本知识 2.1 哈希函数 通常根据不同的场景，需要采用不同的哈希函数，通常考虑的因素有以下几个方面： 1）哈希函数计算的时间 2）关键字的大小 3）哈希表的大小 4）关键字的分布情况 2.1.1 直
2022-03-27 21:40:07
1476
原创 基于FPGA的令牌桶限流设计
前言 流量控制在实际系统应用中颇为广泛，通过流量控制可以保护计算机系统不会由于瞬间的压力激增而导致雪崩效应。本设计依据令牌桶思想，通过FPGA可实现对多路不同的数据进行流量限制。 流量控制算法介绍 1.滑动时间窗算法 滑动时间窗口算法将时间窗口划分为若干等大的时间片段， ...
2022-03-26 15:21:23
1094
原创 基于Intel DDR4 IP的仿真教程
前言 随着FPGA的广泛应用，DDR作为大容量存储器件被广泛应用于FPGA中的数据缓存。现基于intel 的DDR4 IP提供的仿真例程进行基本的功能仿真。 一、DDR是什么？ DDR即双倍率动态随机存储器，即时钟上升沿和下降沿都处理数据，是SDRAM速度的两倍。DDR的频率可以用工作频率和等效频率来表示，工作频率即DDR运行的实际频率，而由于DDR一个周期可以处理两次数据，所以等效频率为工作频率的两倍。截至目前，已经有DDR,DDR2,DDR3,DDR4,DDR5这几种。 个中差异，由于时间关系，在此就不
2022-03-25 09:11:22
1078
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人