21、基于FGMOS阈值门的低功耗数字设计探索

基于FGMOS阈值门的低功耗数字设计探索

1. νMOS与传统设计的性能对比

在66 MHz频率下，νMOS方案的最坏情况延迟时间为8 ns，功耗为12 mW，且功耗与频率关联性不大。而传统设计在相同频率下功耗相同，但最坏情况延迟为11.25 ns。具体对比如下表所示：
|方案|最坏情况延迟时间|功耗（66 MHz）|
| ---- | ---- | ---- |
|νMOS|8 ns|12 mW|
|传统设计|11.25 ns|12 mW|

2. 多输入Muller C元件

Muller C元件（C代表并发）广泛应用于自定时电路设计，用于实现事件的“与”功能。其输出在所有输入达到相同值后等于输入值，否则保持不变。研究证明，m输入的Muller C元件可以用一个具有(m + 1)个输入的单阈值门实现。当主输入权重为1，第(m + 1)个输入（反馈输入）权重为(m - 1)，阈值门的阈值为m时，可得到最简单的解决方案。

以m = 8为例，展示了νMOS实现的8输入Muller C元件的逻辑图和电路图。该电路采用5 V 0.8 μm双多晶硅CMOS技术设计和制造。通过HSPICE模拟验证了其在工艺和环境参数下的操作，包括蒙特卡罗模拟和不同标准最坏情况设备参数的模拟。实验波形显示，在电源电压低至3 V时仍能正确工作。

对比νMOS和传统8输入Muller C元件的性能参数，如下表所示：
|类型|面积|最坏情况延迟|功耗（@100 MHz）|
| ---- | ---- | ---- | ---- |
|νMOS|4927 μm²|1.8 ns|0.03 mW|
|