彻底弄懂ICG的基本概念

已于 2025-06-04 14:28:28 修改
阅读量3.9k 收藏 86
点赞数 7
CC 4.0 BY-SA版权
分类专栏： DFT 文章标签： DFT
于 2021-06-17 14:01:43 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ciscomonkey/article/details/114783381

文章目录


本篇博文是对ICG的一个系统理解
请勿随意转载： 优快云 博主：ciscomonkey

0、什么是电平触发latch?

如下图所示，我们可以看到latch也有由CLK（C）、D、Q组成的，不过在电平拉高阶段，一直处于改变数据的状态，而D触发器是边沿触发，所以是在CLK为上升沿的时候改变状态。
二者只是触发方式不同，导致改变数据的时间不同！
在这里插入图片描述

1、什么是ICG（integrated clock gating）

如下图所示，如果你希望关闭clock，那简单的方式是如图所示，我们通过一个与门，然后只要用一个框就能控制CLK是否通过，只要在框以内的CLK就能通过。使用与门，是希望不通过的时候CLK_G保持低电平。
在这里插入图片描述
同理：如果我希望的是clock保持一个高电平，那么使用or gate,EN要开启通过的话，使用低电平。
在这里插入图片描述
但是上面这种结构却有风险存在，比如说与门，你确实把低电平的毛刺给消除了，但是如果高电平的地方出现毛刺怎么办呢？
所以我们有了负的的lockup，让其在高电平的毛刺不通过。

如下图所示，与门前面增加了低电平触发的lockup，实现了毛刺的滤除。
只要牢牢把握好，CLK lockup在是在整个低电平的阶段改变数据，就可以顺利推出来。
可以看出在高电平的毛刺是被低电平触发的lockup给消掉的，后面在低电平触发的毛刺是相与被消掉的。
在这里插入图片描述
同理，我们可以看到低电平的毛刺通过LOCKUP被消除，高电平的毛刺是通过或门消除

在这里插入图片描述

在这里插入图片描述

（数字ic）CDC设计实例 - ICG ：integrate Clock Gating Cell
qq_42005540的博客
05-10 4200
CDC设计实例 - ICG ：integrate Clock Gating Cell1、Latch原理2、ICG消除毛刺原理1）en信号中的毛刺出现在clk低电平期间，如下图所示2）en信号出现在clk高电平期间，如下图所示3、SoC系统中时钟切换应用场景 1、Latch原理 锁存器（latch）：所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号到来时才改变。 2、ICG消除毛刺原理 Clock gating cell 可以由与门或者或门
ICG 分类
zhenhuagege的博客
04-22 2116
ICG
icg真的只能用latch不能用Flip-flop吗
cy413026的博客
06-13 369
从timing分析，用latch对setup更友好，因为用latch锁存EN | TE可以做setup的整周期check，而用flip-flop只能做clk的半周期check；而用flip-flop的hold是比较宽松的，有半个时钟周期留给hold。从功能上看不出有什么区别，那就要从实现上分析，两种cell哪个更快(transition,Propagation Delay)，哪个更容易收timing？下面解释一下为什么latch明明用的clk低电平触发，为什么可以做整周期的setup检查？
数字IC后端-综合(Design Compiler)
最新发布
liangnuoyuan的博客
07-20 866
Design Compiler有两种界面供用户使用，一种是命令界面，一种是图形界面。在Linux命令行下分别执行以下命令可以分别进入上述两种界面：Linux％ dc_shell-t （命令界面）Linux％ design_vision （图形界面）DC启动时会先启动.synopsys_dc.setup文件，它里面设定了综合所需要的工艺库的信息以及一些对于工具的设定命令。启动时，DC会以下述顺序搜索并装载相应目录下的启动文件：1)、DC的安装目录；
数字IC设计之——低功耗设计
啦啦啦啦啦
11-23 8497
同时可以在编码的时候进行相关操作，但是引入的问题是在时序过紧的时候，过多的OI可能会导致时序问题，过少的OI又很难有一个明显的功耗优化~算是有些难以理解的，当然一般还是根据需求，设计人员自行决定是否需要加做OI。不过需要注意的是，如果在电路中，锁存器与与门相隔很远，到达锁存器的时钟与到达与门的时钟有较大的延迟差别，则仍会出现毛刺，同样是这个电路，时钟在latch的E端与与门的输入端的skew时钟偏移较大，并且大于latch的D-Q的delay的时候，就会出现毛刺。在进行优化时，优化的优先次序如下图所示。
clock gating门控时钟
maxwell2ic的博客
05-18 1万+
在数字IC设计中，我们几乎都要用到门控时钟clock gating技术。使用门控时钟这种技术，我们可以改善电路的三个主要性能指标：速度，面积和功耗，特别是芯片的功耗。市场上主流的综合和静态时序分析工具（Design Compiler& PrimeTime）降低了ASIC设计人员使用门控时钟的门槛。     ASIC设计人员主要使用正边沿...
Clock Gating cell 与 Integrated Clock Gating cell(ICG)
热门推荐
zhenhuagege的博客
10-31 2万+
一、ICG消除毛刺原理 Clock gating cell 可以由与门或者或门构成，但是使用这两者会产生Glitch，因此目前都采用ICG（Integrated clock gating cell)，其结构如下 ICG由一个latch（低电平有效）和一个与门（gating cell，也可以是或门）组成。ICG 可以过滤掉en信号中的毛刺信号，其原理如下： 对于毛刺信号Glitch，大概可以分为两...
华三 ICG3000F 边缘路由器 2022年稳定固件
08-10
《华三ICG3000F边缘路由器2022年稳定固件详解》 在信息化日益发达的今天，网络设备的稳定性与安全性成为关键因素。华三通信作为全球领先的网络解决方案提供商，其产品备受业界认可。本文将详细介绍华三ICG3000F边缘...
网康进阶之ICG教程大全.zip
04-11
网康进阶之ICG教程大全 【网康进阶之ICG-7.0】LDAP导入配置指导.pdf 【网康进阶之ICG】-01-升级版本 V7.0.pdf 【网康进阶之ICG】-02-URL库升级 V7.0.pdf 【网康进阶之ICG】-03-应用协议库升级 V7.0.pd ...
ICG2000路由器最新固件
04-03
请看我的博文：《修复固件损坏的RT-ICG2000-AC-CTC路由器(H3C生产)》 https://blog.youkuaiyun.com/zhong_2008/article/details/79803754
R8.3网康ICG用户手册
12-05
这部分详细阐述了**R8.3网康ICG**的各种核心功能，覆盖了从基本配置到高级应用的所有方面。 ##### 1. 系统监控 - **系统状态**：展示设备的运行状态、资源使用情况、授权信息等。 - **报警平台**：提供系统状态、...
ICG20660的使用文档说明
12-28
- **额外特性**：除了基本的传感器功能外，ICG-20660 还具备自检功能、温度传感器、中断管理等功能。 #### 四、电气特性 - **陀螺仪规格**：陀螺仪的电气规格包括灵敏度、噪声密度等关键指标。这些参数对于评估...
IC设计中，ICG统一放到顶层好，还是分散到各个模块内部好？为什么？
yumingqinglong的博客
12-27 260
IC设计中，ICG（时钟门控，Clock Gating）的放置策略是一个关键的设计决策，它影响到芯片的功耗、性能和面积（PPA）。ICG的主要目的是减少动态功耗，通过关闭不活跃模块的时钟信号来实现。对于ICG是统一放到顶层还是分散到各个模块内部的问题，没有一个固定的答案，因为这取决于具体的应用场景和设计需求。在实际应用中，许多设计采用了混合策略，即在顶层和模块内部都实现了不同程度的时钟门控，以平衡上述各方面的要求。
MCU集成-时钟复位控制
m0_46407447的博客
12-21 3601
mcu前端设计
DFT中的低功耗设计策略讨论
jinkai0822的博客
08-16 1810
DFT中的低功耗设计策略讨论
（数字IC）低功耗设计入门（五）——RTL级低功耗设计（续）
xp562870732的博客
08-20 1107
前面一篇博文我记录了操作数隔离等低功耗设计，这里就主要介绍一下使用门控时钟进行低功耗设计。 　　（4）门控时钟 　　门控时钟在我的第一篇博客中有简单的描述，这里就进行比较详细的描述吧。我们主要学习门控时钟电路是什么、什么使用门控时钟、综合库里的门控时钟、如何使用门控时钟、对门控时钟的一些处理、手动插入门控时钟。我们重点介绍如何使用门控时钟和门控时钟的处理。 ①门控时钟概述 　　门控时钟有两种方案:一种直接针对寄存器的时钟进行门控，一种对模块级别的时钟进行门控。相比之下，直接对寄存器的时钟进行门控更为灵活。因
与门做clock gating为什么容易出现glitch？ICG cell消除glitch原理
m0_61003348的博客
03-07 3401
对于与门gating的时钟，如果时钟控制信号CLK和使能信号EN不是同时到达（实际很难），那么便会出现上图所示的output clock的glitch情况！为了减少glitch的出现，一般用ICG（集成门控时钟单元）来完成clock gatingICG cell的组成一般是一个Latch+与门：这里Latch对使能信号EN进行了修正，就是一个锁存，具体如下图（上图的负沿的Latch）：通过一个latch，就完美解决了因与门产生的大量glitch问题，所以现在设计大多数都采用这种ICG cell。
scan 杂记
ShowKiller123的博客
07-17 480
ICG TE pin如何控制
数字后端基础——各种缩写定义
qq_36480087的博客
12-15 1万+
MSMV : Multi-Supply Multi-Voltage （多电源多电压） PSO：Power Shut Off （电源关断） SRPG：State Retention Power Gating（状态保持电源门控）
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值