25、超大规模集成电路与AES加密技术的发展历程与创新突破

超大规模集成电路与AES加密技术的发展历程与创新突破

1. AES加密技术的优化成果

在AES（高级加密标准）的研究中，相关成果展示了在面积需求优化方面的显著进展。由于无法获取特定参考文献中所使用库的详细信息，不过已知该文献中的电路主要是为了实现能源效率而设计。

研究结果表明，与其他方案相比，对于全功能AES核心，面积需求得到了有效改善。使用Canright的S - Box时，全功能核心可减少110 GE（门等效），使用串行S - Box时可减少237 GE，分别至少占可优化部分的11%和23%。具体而言，在使用Canright的S - Box时，除了数据和密钥的必要存储外，全功能核心仅需1030 GE，专用加密核心只需734 GE，不到总面积的三分之一。若使用串行S - Box，全功能AES核心面积进一步降至913 GE，专用加密核心降至708 GE。

此外，通过简单固定模式选择输入，能够生成优化电路。手动修改设计并去除不必要的控制信号后，可得到非常紧凑的专用加密核心，其面积分别为2269 GE和2244 GE。除了因技术差异无法进行恰当比较的情况外，这些成果是文献中报道的最小的8位串行AES实现。

以下是不同S - Box和核心类型下的面积需求对比表格：
| S - Box类型 | 核心类型 | 面积需求（GE） |
| — | — | — |
| Canright的S - Box | 全功能核心 | 1030 |
| Canright的S - Box | 专用加密核心 | 734 |
| 串行S - Box | 全功能核心 | 913 |
| 串行S - Box | 专用加密核心 | 708 |