2、无电平转换器的多 VDD SoC 设计方法研究

无电平转换器的多 VDD SoC 设计方法研究

1. 引言

在多 VDD 设计中，传统方法存在需要插入电平转换器和额外增加阈值电压等问题。为解决这些问题，我们提出了一种基于体偏置控制的无电平转换器（LSL）多 VDD 设计方法。

2. 提出的方法

2.1 VDDH 域中 PMOS 晶体管的体偏置控制

为降低静态直流电流，我们通过对 VDDH 域中的 pMOS 晶体管进行体偏置控制来提高其阈值电压。这种方法无需在制造过程中额外增加阈值电压，并且可以根据工艺和温度变化自适应调整体偏置，以最小化静态直流电流。
- 实现方法 ：有两种可能的方法来实现体偏置控制，分别是细粒度方法和粗粒度方法。
- 细粒度方法 ：仅对接收 VDDL 信号的门（即接收器门）施加反向体偏置（RBB）。这种方法可以最小化由于 pMOS 阈值电压升高而导致的延迟惩罚，但会增加面积和物理布局的复杂性。因为需要使用三阱工艺技术将接收器门的 n 阱与非接收器门的 n 阱分开，不同的深 n 阱之间需要更大的间距，这会导致显著的面积惩罚。此外，还需要将接收器门从 VDDH 域中提取出来并放置在不同的域中施加 RBB，这增加了物理设计的复杂性。因此，细粒度方法在实际的片上系统（SoC）中不太现实。
- 粗粒度方法 ：对整个 VDDH 域中的 pMOS 晶体管施加 RBB。这种方法不会增加面积和设计复杂性，但会导致 VDDH 域中所有门的上升延迟增加。不过，在门链中，上升操作通常每隔一个门发生一次，因此延迟惩罚仅在一半的门中出现。此外，对 pMOS 晶体管施加