FPGA两片RAM的乒乓操作

前言

在数据处理的一个周期内,为了避免同时对RAM读和写,因此利用乒乓操作将读写分开,在一个周期内仅对一片RAM读,对另一片RAM写,下个周期后再换回来。因此,实际上一片RAM的操作周期是两个数据处理周期。

代码释义

scyc :数据处理周期
exsig :ram切换信号
wsig :ram写信号
rsig : ram读信号
addr1 :ram1读写地址
addr2 :ram2读写地址
dat_i : ram写数据
dat_o :模块输出数据
时序图如下所示,在每个wsig和rsig信号来时,在exsig为高电平时写RAM1、读RAM2,当exsig为低电平时,写RAM2.读RAM1,由此避免了在一个scyc周期内对一片RAM进行读写。
在这里插入图片描述
具体实现代码如下:

always@(posedge clk,negedge rst_n)
	if(!rst_n) begin
		w1clk<=1'b0
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值