串行加法器/减法器

一、概述

串行加法器/减法器是数字电路中用于执行加法和减法操作的一种电路。在串行加法器/减法器中，输入和输出的数据位按位地进行处理，逐位相加或相减，并考虑到进位和借位。

• 串行加法器：

  • 在串行加法器中，两个输入数字按位相加，从最低有效位（LSB）开始，逐位相加直到最高有效位（MSB）。
  • 在每一位上，输入的两个数字位和可能还要考虑进位位（来自前一位的进位）。
  • 每位的加法结果产生一个输出位和可能的进位位，进位位被传递到下一位的加法运算中。

• 串行减法器：

  • 串行减法器实际上可以通过串行加法器实现，通过对减数取补码，然后将被减数和减数相加，从而实现减法运算。
  • 在减法操作中，需要考虑借位问题。如果被减数小于减数，则需要在相应位上产生借位，以确保减法操作的正确性。

二、实验原理

      n个1位的全加器（FA）可级联成一个n位的行波进位加法器.M为方式控制输入线，当M=0时，做加法（A＋B）运算；当M=l时，做减法（A-B）运算，在后一种情况下，A-B运算转化成[A] 补+[-B] 补运算，求补过程由B＋1来实现.因此图中是右边的全加器的起始进位输入端被连接到功能方式线M上，做减法时M=l，相当于在加法器的最低位上加1。另外图中左边还表示出单符号位法的溢出检测逻辑:当 = 时，运算无溢出;而当 时，运算有溢出，经异或门产生溢出信号。

两个二进制数字Ai , Bi 和一个进位输入Ci 相加,产生一个和输出Si ,以及一个进位输出Ci+1 。

输入			输出
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1